Синтез FPGA
all
Точность
Precision Synthesis предлагает высококачественные результаты, уникальные в отрасли функции и интеграцию в систему FPGA компании Siemens EDA — самое комплексное в отрасли решение FPGA, не зависящее от поставщиков.
Проектирование FPGA
Готов ли ваш процесс проектирования ПЛИС к новому классу проектов, ориентированных на новейшие сложные ПЛИС? Вы испытываете трудности с точечными инструментами, которые не работают вместе? Способны ли вы достичь своих целей по качеству обслуживания в рамках желаемого бюджета? Могут ли ваши команды по печатным платам и FPGA сотрудничать для решения общих системных ограничений?
Полный процесс проектирования ПЛИС Siemens EDA
Решения Siemens EDA по проектированию ПЛИС представляют собой интегрированную платформу ввода, синтеза, верификации, проверки эквивалентности и проектирования печатных плат, которая ускоряет проектирование ПЛИС от создания до платы, обеспечивая соответствие целям качества проектирования и требованиям к системным ограничениям.
Тенденции и технологии
Новый класс конструкций и методологий FPGA
ПЛИС все чаще используются в быстро развивающихся сегментах рынка (таких как 5G, машинное обучение и искусственный интеллект) и в проектах, требующих критически важных с точки зрения безопасности/высокой надежности. Этот класс конструкций требует использования новых методологий, таких как смягчение последствий HLS или SEE. Кроме того, отладка и проверка этих крупных проектов сопряжены с трудностями.
Безопасная и надежная конструкция FPGA
Для критически важных для безопасности конструкций Precision Hi-Rel предоставляет отказоустойчивые механизмы (обнаружение, маскировка, устранение последствий), снижающие вероятность возникновения и распространения мягких ошибок из-за излучения, вибрации или других условий окружающей среды.
Ускорьте проектирование C++/SystemC на ПЛИС
Тесная интеграция и лучшая оценка арифметических операторов между Catapult и инструментом Precision FPGA Synthesis имеют решающее значение для достижения оптимального QoR и ускорения завершения проектирования для проектов C++/SystemC.
Симуляция на уровне ворот слишком медленная?
Интеграция FormalPro и инструмента Precision FPGA Synthesis обеспечивает на несколько порядков более быструю проверку синтезированного списка соединений на уровне шлюзов по золотым схемам RTL со сложными DSP и RAM.
