Catapult производит качественный RTL для ASIC/FPGA из C++/SystemC за два раза быстрее, чем ручное кодирование. Исследование пространства проектирования, интеграция синтеза RTL на последующих этапах, а также оценка и оптимизация мощности позволяют улучшить проектирование. Проверка дизайна, охват кода и формальная проверка позволяют снизить затраты на проверку RTL до 80%.
C++ или SystemC — это выбор, который дает командам возможность выбирать наиболее эффективную методологию для решения своей задачи проектирования. Будь то превосходная скорость моделирования и проверки последовательного C++ с типами данных AC (hlslibs.org) или явное моделирование параллелизма с помощью SystemC и MatchLib (с использованием типов AC), Catapult поможет вам.
С Catapult Flow отладка RTL буквально исчезает. Модель C проверяется в своей среде, и на ее основе создается RTL, правильно построенный. Это значительно сокращает усилия по проверке.
Учебная библиотека Catapult Highlevel-Synthesis (HLS) по запросу содержит набор учебных программ с модулями для ознакомления инженеров с HLS и верификацией высокого уровня.
Группа для обсуждения тонкостей проектирования и проверки с использованием инструментов Siemens EDA HLS и HLV. Присоединяйтесь к обсуждению новых тем, функций, контента и технических экспертов.
Бесплатный и открытый набор библиотек, реализованных на стандартном языке C++ для проектирования аппаратного и программного обеспечения с побитовой точностью. Это открытое сообщество для обмена знаниями и интеллектуальной собственностью для HLS, которое можно использовать для ускорения исследований и проектирования.
Блог, посвященный методологиям и методам проектирования и проверки высокоуровневого синтеза (HLS) нового поколения.
Получите доступ к подробной документации, релизам, ресурсам и многому другому.
Помогаем вам достичь максимального эффекта для бизнеса за счет решения сложных технологических и корпоративных задач с помощью уникального сочетания опыта разработки и проектирования и методологических знаний.
