События высокоуровневого синтеза и верификации Catapult

Создайте самый энергоэффективный ускоритель логического вывода для периферийных устройств, где победа достается команде, которая наберет наименьшее количество энергии на один вывод. Чтобы выиграть, вам необходимо соответствовать строгим требованиям к точности и площади.

Присоединяйтесь к этому вебинару и летнему хакатону HLS, чтобы превратить нейронные сети Python в ускорители искусственного интеллекта RTL с помощью Catapult AI NN, изучить компромиссы PPA, интегрироваться с RISC-V и ориентироваться на периферийные проекты FPGA или ASIC.

RISC-V: адаптируйте процессоры к производительности и эффективности. На этом семинаре вы узнаете, как создать и интегрировать сопроцессор для вычисления логических выводов в HLS, сравнив мощность, производительность и преимущества использования площади.

Edge AI нуждается в энергоэффективности и производительности. Балансируйте с помощью специального оборудования! Узнайте, как HLS переходит от Python к специализированному оборудованию. Создайте ускоритель искусственного интеллекта для распознавания ключевых слов и измерения прироста мощности и производительности HLS.

Узнайте, как разработчики электроники могут использовать HLS для развертывания специализированных ускорителей. Адаптируя ускоритель к конкретным выводам, он может превзойти стандартные графические процессоры/TPU и снизить потребление энергии.

Присоединяйтесь к нам в Мюнхене, где с коллегами будут проведены технические сессии по широкому кругу тем, чтобы вы могли изучить новые концепции или углубиться в свою основную область знаний.

Присоединяйтесь к нам на нашем мероприятии в Северной Америке, которое представляет собой специальную среду для обмена идеями, информацией и передовым опытом, позволяющую вам играть лидирующую роль и добиваться успеха среди клиентов.

В этом докладе будет рассказано, как использовать высокоуровневый синтез (HLS) для разработки специализированных ускорителей искусственного интеллекта, ориентированных на технологии ASIC или FPGA. Узнайте, как можно на практике внедрить искусственный интеллект в своих периферийных системах.

Встроенные системы требуют большей вычислительной мощности, чем могут обеспечить процессоры. Аппаратные ускорители предлагают решение. Эта сессия посвящена HLS, превращению C++ в RTL для ASIC/FPGA с реальными примерами машинного обучения и обработки изображений.

Этот семинар будет посвящен синтезу высокого уровня и его преимуществам в быстром и точном производстве аппаратных ускорителей. Мы рассмотрим пошаговое проектирование и проверку алгоритма Wakeword с использованием HLS.

Изучите архитектуру и микроархитектуру SoftMax, чтобы сбалансировать производительность, площадь и ресурсы для анализа периферийных вычислений. Откройте для себя гибкие рабочие процессы проектирования FPGA, чтобы идти в ногу с развивающимися алгоритмами.

На этом практическом занятии вы познакомитесь с высокоуровневым синтезом — технологией, которая преобразует функцию C++ в аппаратную реализацию. Вы создадите сопроцессор RISC-V и интегрируете его в конструкцию Rocket Core.

Откройте для себя высокоуровневый синтез и его преимущества в быстром и точном производстве аппаратных ускорителей. Мы рассмотрим пошаговое проектирование и проверку алгоритма Wake Word с помощью HLS.

Присоединяйтесь к нам, чтобы изучить возможности EDA AI и узнать, что ждет нас в будущем. Мы обсудим грандиозное видение специализированной централизованной платформы EDA AI.

Этот семинар будет посвящен синтезу высокого уровня и его преимуществам в быстром и точном производстве аппаратных ускорителей. Мы рассмотрим пошаговое проектирование и проверку алгоритма Wakeword с использованием HLS.

Получите ценную информацию о проблемах и решениях, связанных с развертыванием машинного обучения на аппаратном обеспечении. Узнайте, как HLS и hls4ml упрощают разработку аппаратных ускорителей на основе нейронных сетей и играют ключевую роль в будущем отрасли.

User2User — это ваша возможность учиться, развиваться и общаться с другими техническими экспертами, которые разрабатывают передовые продукты с использованием инструментов Siemens EDA.

Узнайте, как использовать HLS для преобразования C++ в RTL для ASIC/FPGA, используя специальные ускорители. Сессия посвящена передовым практикам HLS и реальным примерам машинного обучения и обработки изображений для встраиваемых систем.

Изучите высокоуровневый синтез для быстрого и точного создания аппаратных ускорителей. Мы расскажем о проектировании и проверке RTL с помощью алгоритма Wakeword и продемонстрируем Catapult AI NN, расширяющую HLS до Python для более быстрой разработки аппаратного обеспечения для искусственного интеллекта.

Присоединяйтесь к нам на DVCon US: посетите наши короткие семинары, обед, доклады и стендовые сессии. Посетите наш стенд 301, чтобы узнать, как Siemens может помочь вам быстрее построить интеллектуальное будущее.

Посетите компанию Siemens EDA, чтобы сосредоточиться на практическом применении языков, инструментов, методологий и стандартов для проектирования и проверки электронных систем и интегральных схем для улучшения собственных потоков.

Посетите компанию Siemens EDA, чтобы сосредоточиться на практическом применении языков, инструментов, методологий и стандартов для проектирования и проверки электронных систем и интегральных схем для улучшения собственных потоков.

Ознакомьтесь с основным докладом Анкура Гупты: «Как искусственный интеллект меняет дизайн полупроводников для периферийных устройств»
Вторник, 10 сентября, в 11:15

DVCon Taiwan — это ведущая конференция для инженеров по проектированию и верификации, исследователей и менеджеров тайваньской полупроводниковой промышленности и EDA.

Посетите компанию Siemens EDA, чтобы сосредоточиться на практическом применении языков, инструментов, методологий и стандартов для проектирования и проверки электронных систем и интегральных схем для улучшения собственных потоков.

В этом докладе будет показано, как HLS можно использовать для быстрого создания и оценки нескольких реализаций RTL для ускорителя искусственного интеллекта на основе единого алгоритмического описания.

Посетите экспертов Siemens по автоматизации проектирования электроники (EDA) на выставке DAC 2024, 23-27 июня 2024 года, в Сан-Франциско, штат Калифорния.

Спрос на вычислительную мощность во встроенных системах продолжает расти. Перемещение функций на аппаратные ускорители имеет решающее значение. HLS автоматизируется, преобразуя функции C++ в описания аппаратного обеспечения для ASIC или FPGA, повышая эффективность IP и ML.

Посетите наше информативное учебное пособие, обед, семинары, доклады и стендовые сессии, а также посетите наш выставочный стенд, чтобы узнать, как Siemens может помочь вам быстрее создать умное будущее.

Мы покажем, как HLS можно использовать для переноса определенных функций из стека 5G L1 с программного обеспечения на аппаратное обеспечение. HLS может обеспечить практическое развертывание 5G, которое в противном случае было бы невозможно.

На этом практическом занятии участники разработают ускоритель логических выводов с использованием HLS. Участники получат представление о том, как создать специализированный ускоритель логических выводов и о преимуществах, которые он может принести встроенной системе.

Откройте для себя непревзойденную прозрачность и аналитику сложного функционального поведения AI SoC от команды Tessent Embedded Analytics из AIHW, а также узнайте, как использовать возможности архитектуры RISC-V для проектирования на основе ASIC и FPGA.

В этом году Catapult и PowerPro провели довольно много сессий на ЦАП, включая сеанс от NVIDIA и еще один сеанс от Telechips. Воспользуйтесь ссылками по запросу ниже, чтобы посмотреть наши презентации на стенде.

C.E.A. представляет методологию, объединяющую фреймворк DL с открытым исходным кодом N2D2 и Catapult HLS, чтобы сократить процесс проектирования аппаратных ускорителей и идти в ногу с новыми алгоритмами искусственного интеллекта.

Компания Telechips разработала главный IP-адрес AXI4, отвечающий всем спецификациям AXI4, используя C++ HLS, обеспечивая программный доступ к блокам DMA и обеспечивая высокую пропускную способность за счет использования нескольких пакетов и пакетов.

Управление сложностью реализации кодировщика HEVC (Kvazaar) на ПЛИС с помощью Catapult HLS

Доктор Пану Шёвалл расскажет о том, как им удалось внедрить встроенный внутрикодер HEVC в реальном времени на аппаратном обеспечении с помощью Catapult HLS.

На этом вебинаре представлена простая и надежная методология квантования, основанная на анализе диапазона значений.

Синтез высокого уровня был довольно актуальной темой на U2U в Северной Америке и Европе. Ознакомьтесь со всеми нашими сессиями U2U 2023 года.

На уровне IP интернет-провайдер был создан в течение года с использованием Catapult, что было бы невозможно при использовании традиционного RTL. Чтобы уменьшить зависимость от опыта проектировщика, мы представили инструмент DSE с использованием искусственного интеллекта.

Узнайте больше о вебинаре «Архитектурные усовершенствования для обеспечения низкого энергопотребления и функциональной безопасности ускорителей Dataflow CNN, использующих HLS».

Узнайте, почему C++ и SystemC/MatchLib HLS — это больше, чем просто преобразование SystemC в RTL. Мы расскажем о выборе языка, изучении архитектуры, оценке энергопотребления и оптимизации, которые помогут быстро и дешево создавать конкурентоспособные RTL.

Процесс проектирования, включая совместное проектирование аппаратного и программного обеспечения и HLS, позволяющий разработчикам переносить ресурсоемкие функции с программного обеспечения, работающего на встроенном процессоре, на аппаратный ускоритель в виде периферийного устройства на базе шины со слабой связью.

Узнайте, как с помощью высокоуровневого синтеза перейти от Python к синтезируемому RTL и развернуть собственный ускоритель искусственного интеллекта быстрее и проще, чем вы думали.

Корнелл представляет HisParse: ускоритель умножения плотных векторов на разреженные матрицы. Используя как реализацию HLS, так и моделирование, их разреженные ускорители обеспечивают многообещающее ускорение при увеличении полосы пропускания и энергоэффективности.

FNAL демонстрирует, что модель автоэнкодера NN может быть реализована в устойчивом к излучению ASIC для сжатия данных с потерями. Это устраняет проблему передачи данных, сохраняя при этом важную информацию об энергетическом профиле детектора.

Стандарты 5G открывают мир разработки аппаратного обеспечения для всех, кто может создавать лучшие и экономичные продукты. Catapult, Questa и Veloce обеспечивают интегрированные и надежные решения по проектированию и проверке для проектирования систем 5G.

«Микросистемы ASA»、«»、«)»、«» «» «» «» «» «» «» «)» ～ «» «)» ～ «» «)», «»)))))))))))))))))), «»))))))))))), «»))))))))), «»)))))), «»))))), «»))))), «»))), «»)), «»)), «»)), «».。

На этом вебинаре мы расскажем об этой новой модели аппаратного обеспечения, управляемого данными, которая позволяет значительно улучшить аппаратное и программное обеспечение, оптимизированное для конкретных приложений.

В этом учебном пособии будет продемонстрировано преобразование алгоритма HLS на примере алгоритма из полной программной реализации в высокопроизводительную и эффективную реализацию с сочетанием аппаратных и программных элементов.

Обзор того, что такое HLS и как его можно использовать для создания ускорителей для конкретных приложений. В нем будет показано, как эти ускорители могут быть интегрированы в процессорную систему с точки зрения аппаратного и программного обеспечения.

HLS делает возможным реальное совместное проектирование аппаратного и программного обеспечения, обеспечивая точное разделение
изучение и обмен функциями между программным обеспечением и аппаратным ускорителем на
оптимизируйте трафик шины, использование памяти и нагрузку на процессор.

Внедрение HLS для проектирования микросхем обусловлено растущей сложностью проектирования и проверки, а также временем адаптации к рыночным давлениям. HLS позволяет разработчикам быстрее выводить свои чипы на рынок за счет сокращения общего процесса проектирования и проверки.

В этом докладе будет рассмотрено, как HLS можно использовать для предоставления данных, необходимых для принятия важных компромиссных решений при проектировании, а также о том, как HLS может обеспечить верификацию системы в потоке MBSE и как HLS может снизить риски, связанные с цепочкой поставок.

Чтобы понять, какой поток Catapult HLS лучше подходит для наших потребностей в JPL-NASA, мы внедрили ядро обработки изображений Harris Corner Detector как на языке C++ с неограниченным временем, так и на языке SystemC. Будут представлены уроки, извлеченные из каждого потока.

В этом уроке вопрос качества дизайна будет рассмотрен с уникальной точки зрения.

На этом семинаре будет показан пример дизайна, работающего на разных уровнях абстракции, и будут рассмотрены различные цели проверки, которые могут быть достигнуты на каждом этапе процесса проектирования.

Гарвард рассказал о своей гибкой методологии совместного проектирования алгоритмов и аппаратного обеспечения и совместной верификации, основанной на технологии High-Level-Ileved Synthesis, которая позволила им на несколько порядков сократить трудозатраты на проектирование интерфейсных СБИС.

На этой сессии будет показано, как создавать различные типы ускорителей с помощью HLS и как интегрировать их в конструкции процессоров RISC-V. В качестве примеров будут использованы алгоритм вывода искусственного интеллекта и алгоритм шифрования.

Развертывание алгоритма на аппаратном обеспечении требует понимания алгоритма и его зависимостей от данных. Мы опишем автоматизированный способ получения этой информации на основе описания на языке C++ с автоматическим путем к RTL через HLS.

Развертывание алгоритма на аппаратном обеспечении требует понимания алгоритма и его зависимостей от данных. Мы опишем автоматизированный способ получения этой информации на основе описания на языке C++ с автоматическим путем к RTL через HLS.

На этом вебинаре показано, как ускорить комплексную верификацию на более высоком уровне абстракции, но при этом применять известные и проверенные методы RTL-верификации.

В презентации будет представлен технический обзор платформы Catapult HLS, которую вы можете использовать в своих будущих проектах для ускорения процесса разработки.

На этом круглом столе мы обсудим некоторые интересные подходы к кодизайну аппаратного и программного обеспечения, а также плюсы и минусы этих подходов. Организаторы: Ануп Саха и Рассел Кляйн из Siemens, а также Тьерри Тамбе из Гарвардского университета.

В этом докладе основное внимание будет уделено использованию микросхем для периферийных устройств и вариантам проектирования, которые помогают развертывать мощные алгоритмы машинного обучения на крошечном недорогом энергоэффективном оборудовании.

Искусственный интеллект скоро станет повсеместным явлением во встроенных системах. Узнайте, как можно эффективно использовать логические выводы в устройствах с низким энергопотреблением и ограниченными вычислительными возможностями без необходимости брать с собой очень длинный удлинитель.

Основной доклад, посвященный вспомогательным технологиям — от HLS до разработки аппаратного программного обеспечения, прошлому, настоящему и будущему процесса проектирования полупроводниковых микросхем, инновациям и последним технологическим тенденциям.