Передовые практики упаковки полупроводников
Производительность и эффективность конструктора пакетов IC
Автоматизация упаковки IC и интеллектуальное репликация проектирования — ИС помогают дизайнерам достичь целевых показателей производительности и качества проектирования, а также графиков проектирования.
Использование 3D-дизайна для повышения эффективности упаковки микросхем
В пакетах с несколькими чиплетами/ASIC часто используются подложки для высокоскоростной интеграции и массивы шаровых сеток (BGA) для соединения, включая механические ребра жесткости и теплораспределители. Пакет IC может выглядеть как панорама Манхэттена. Возможность визуализации/редактирования в 3D уменьшает количество ошибок и сокращает циклы проектирования.
ОБЗОР ТЕХНОЛОГИЙ
2D и 3D обеспечивают производительность и эффективность
Дизайнеры могут просматривать и редактировать проекты корпусов микросхем одновременно в 2D и 3D