
Потоки проектирования
Полупроводниковая упаковка имеет решающее значение для отраслей, где производительность, пропускная способность и емкость являются обязательными.
Интегрированное решение для упаковки полупроводников, управляемое кабиной, которое охватывает все: от прототипирования/планирования до детального внедрения и регистрации всех существующих и новых платформ интеграции подложек. Наши решения помогут вам достичь поставленных целей в области масштабирования кремния и производительности полупроводников.
Цифровая промышленность Siemens Software объявляет Innovator3D IC, технологию, которая обеспечивает быструю и предсказуемую систему планирования и гетерогенной интеграции ASIC и микросхем с использованием новейших и самых передовых в мире технологий и подложек в полупроводниковой упаковке 2,5D и 3D.

Чтобы продвинуться вперед в области интеграции передовых полупроводников, необходимо учитывать шесть ключевых факторов успеха.
Разнородно интегрированные конструкции Chiplet/ASIC обусловливают необходимость заблаговременного планирования цеха сборки упаковки для достижения целевых показателей по мощности, производительности, площади и стоимости.
Учитывая сложность новейших полупроводниковых корпусов, проектным группам необходимо одновременно и асинхронно использовать несколько квалифицированных проектных ресурсов для соблюдения графиков и управления затратами на разработку.
Для более быстрого выхода на рынок необходимо обеспечить бесперебойную совместимость ключевых процессов маршрутизации, настройки и заполнения металлических поверхностей, что позволит получить результаты, требующие минимальной очистки подписей.
Благодаря автоматизации и интеллектуальной репликации Design-IP проекты, ориентированные на рынки высокопроизводительных вычислений и искусственного интеллекта, имеют повышенную вероятность соблюдения графиков проектирования и целевых показателей качества.
Учитывая сложность современных пакетов микросхем, команды разработчиков могут воспользоваться настоящей визуализацией и редактированием 3D-дизайна.
Поскольку конструкции с несколькими чиплетами/ASIC масштабируются в многомиллионные сборки, крайне важно, чтобы инструменты проектирования могли работать с этой емкостью, сохраняя при этом производительность и удобство использования.
Сегодня команды разработчиков полупроводниковой упаковки должны использовать гетерогенную интеграцию с использованием нескольких чиплетов/ASIC, чтобы решить проблему повышения стоимости полупроводников, снижения производительности и ограничений по размеру сетки.
Узнайте об основных проблемах, связанных с полупроводниковой упаковкой, и изучите инновационные решения для поддержки гетерогенной интеграции.