Тайваньская компания по производству полупроводников (TSMC) впервые внедрила бизнес-модель литейного производства, основанную на принципе «чисто». Решив не разрабатывать, не производить и не продавать полупроводниковые продукты под собственным именем, ключом к успеху TSMC всегда было сосредоточение внимания на успехе своих клиентов. Полупроводники производства TSMC обслуживают большую и разнообразную клиентскую базу по всему миру и находят широкое применение на различных конечных рынках, включая смартфоны, высокопроизводительные вычисления, Интернет вещей (IoT), автомобилестроение и цифровую бытовую электронику.
TSMC
TSMC EDA Alliance снижает барьеры проектирования, препятствующие внедрению клиентами технологических процессов TSMC. Являясь партнером EDA Alliance, Siemens EDA тесно сотрудничает с проектными технологическими группами TSMC для удовлетворения общих потребностей клиентов в проектировании путем внедрения новых функций инструментов EDA, соответствующих дорожной карте TSMC по разработке передовых процессов, а также внедрения методологии проектирования TSMC в справочные потоки. Благодаря этому сотрудничеству TSMC и Siemens EDA позволяют общим клиентам лучше достичь цели PPA за более короткий период времени.
Альянс TSMC EDA
Таблица покрытия TSMC
Портфолио микросхем Siemens EDA | Физическая верификация | Двойная/многоузорная | Сопоставление узоров | ЛЬВЫ | Экстракция паразитов | ОКУНЬ | Целостность питания и электромагнитная совместимость | Заполнить¹ | Custom Design | Место и маршрут | Моделирование схем |
14 класса «Ангстрем» (A14) | ✔ | ✔ | ✔ | ✔ | ПРОТИРАТЬ | ✔ | | ✔ | | | ✔ |
16 класса «Ангстрем» (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ПРОТИРАТЬ | ✔ | | ПРОТИРАТЬ | ✔ |
3 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 нм/6 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ПРОТИРАТЬ | ✔ | ✔ |
16 нм/12 нм | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 нм/22 нм | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 нм/40 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 нм/55 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 нм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 мм/0,11 мкм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18 мкм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: сертифицирован; WIP: работа продолжается (по состоянию на январь 2026 года)
[1]: Калибр SmartFill имеет значение POR (план записи) ниже 20 нм, а фиктивное заполнение — более 20 нм.
●: Технические файлы будут предоставлены Siemens для тех технологических узлов, которые еще не сертифицированы. Пожалуйста, свяжитесь с командой разработчиков Aprisa по вашим запросам.
Сертификация рабочего процесса IC Packaging
Наше постоянное сотрудничество с TSMC привело к успешной сертификации автоматизированных рабочих процессов для их технологии интеграции InfO, которая является частью 3D-ткань платформа. Для общих клиентов эта сертификация позволяет разрабатывать инновационные и высокодифференцированные конечные продукты с использованием лучшего в своем классе программного обеспечения EDA и ведущих в отрасли передовых технологий интеграции упаковки.
Наши автоматизированные рабочие процессы проектирования Info_OS и Info_Pop: теперь сертифицирован TSMC. Эти рабочие процессы включают Innovator3D IC, HyperLynx DRC, и Calibre nmDRC технологии.
Встроенный вентилятор (InFo)
По определению TSMC, InfO представляет собой инновационную технологическую платформу системной интеграции на уровне пластин, использующую RDL (уровень перераспределения) и TIV (через Info Via) высокой плотности для межсоединений высокой плотности и производительности для различных приложений, таких как мобильные, высокопроизводительные вычисления и т. д. Платформа InfO предлагает различные схемы пакетов в 2D и 3D, оптимизированные для конкретных приложений.
Info_OS использует технологию InFo и обеспечивает более высокую плотность линий RDL шириной и пространством 2/2 мкм для интеграции нескольких усовершенствованных логических микросхем для сетевых приложений 5G. Он позволяет использовать гибридные планшеты на SoC с минимальным шагом ввода-вывода 40 мкм, минимальным шагом удара C4 Cu 130 мкм и InfO размером сетки > 2 раза на подложках размером более 65 x 65 мм.
Info_pop, первый в отрасли пакет с трехмерным вентилятором на уровне пластин, оснащен RDL и TIV высокой плотности для интеграции мобильной точки доступа с пакетами DRAM для мобильных приложений. По сравнению с FC_pop, Info_pop имеет более тонкий профиль и лучшие электрические и тепловые характеристики благодаря отсутствию органического субстрата и выпуклости C4.
Чип на пластине на подложке (CowOS)
Интегрирует логику и память в 3D-таргетинг, искусственный интеллект и высокопроизводительные вычисления. Innovator3D IC создает, оптимизирует и управляет 3D-моделью всей сборки устройства CowOS.
Вафля на вафле (WoW)
Innovator3D IC создает, оптимизирует и управляет трехмерной цифровой двойной моделью, которая обеспечивает детальное проектирование и проверку.
Система на интегрированных чипах (SoIC)
Innovator3D IC оптимизирует трехмерную цифровую двойную модель и управляет ею, которая управляет проектированием, а затем проверкой с помощью технологий Calibre.