Co-Design FPGA/PCB

Integração de fluxo

A otimização de E/S está fortemente integrada com o fluxo de design do Xpedition Enterprise, acessível em qualquer fase do projeto usando uma guia no ambiente de design esquemático Xpedition. As bases de dados esquemáticas, de layout PCB e FPGA são mantidas sincronizadas através do assistente de sincronização. Isto permite aos utilizadores controlar melhor o fluxo de dados de design do projeto. Além disso, os utilizadores esquemáticos podem decidir quando os dados FPGA (novos ou atualizados) devem ser transferidos para o design do PCB. Antes de iniciar a colocação ou o encaminhamento no PCB, o optimizador de E/S permite o planeamento do piso utilizando os dados do projeto Xpedition na janela da planta baixa para uma melhor atribuição inicial. Em seguida, os resultados podem ser exportados para o ambiente de layout do Xpedition. As peças FPGA são geridas a nível do projeto ou da biblioteca empresarial.

Agrupamento de sinais

Grupos de sinais podem ser facilmente criados para gerir a complexidade do sinal de FPGAs de alta contagem de pinos e acelerar o processo de atribuição de pinos. Cada grupo pode definir as interfaces de determinadas funções de hardware a implementar posteriormente na FPGA. Estes grupos podem ser tratados como entidades HDL separadas dentro da ferramenta. Os grupos de sinais podem ser criados manualmente através da GUI ou extraídos de um ficheiro HDL (Verilog ou VHDL).

Particionamento de pinos

Ao agrupar pinos nos bancos de E/S da FPGA, o otimizador proporciona mais flexibilidade na atribuição de pinos. As vantagens do particionamento de pinos incluem um melhor planeamento da ligação PCB, geração de símbolos personalizados e minimização das regras de troca de pinos dentro do grupo, levando a um melhor controlo da otimização dos pinos e a um melhor desvendamento da rede. Além disso, os Grupos de Sinais podem ser atribuídos a uma partição como uma única entidade, eliminando a necessidade de dividir grupos de sinais entre bancos de E/S. A GUI torna o gerenciamento de partições de pinos dentro da ferramenta intuitivo e simples.

Atribuições de sinal e PIN

Atribuir manualmente centenas de sinais HDL aos pinos FPGA, ao mesmo tempo que segue estritamente as regras dos fornecedores de FPGA é um desafio para todos. Para combater isso, o otimizador de E/S fornece aos utilizadores uma GUI intuitiva e repleta de funções úteis. Estes variam de atribuição automática, supervisão de padrões de sinal, atribuição por simples arrastar e soltar, suporte para operações em conjuntos de objetos e filtragem dinâmica. Estes tornam a atribuição de pinos de sinal uma operação simples. Todas as alterações feitas na atribuição de pinos são geridas em todo o fluxo FPGA a bordo e são mantidas consistentes, uma vez que o otimizador está entre os fluxos FPGA e PCB, comunicando todas as alterações feitas em ambos os lados.

Geração automatizada de peças e símbolos

A própria natureza dos dispositivos FPGA requer uma abordagem diferente para o processo de geração de símbolos. A lógica FPGA pode mudar várias vezes durante o projeto e os símbolos devem ser mantidos consistentes com essas alterações. Os utilizadores têm um conjunto de funcionalidades poderosas que tornam a criação de símbolos fácil, rápida e livre de erros, ao mesmo tempo que permitem o controlo total do processo de criação de símbolos. Em comparação com a criação manual de símbolos, o tempo é reduzido de horas ou dias para minutos.

Planeamento de pisos

Uma fase importante do fluxo de design de PCB é a colocação e orientação dos componentes no próprio layout da placa. O planeamento do piso pode ser feito antes e durante o processo de layout do PCB. Os designers têm a clara vantagem de poderem fazer alterações na atribuição de pinos FPGA desde os estágios iniciais do projeto.

Desvendamento da linha líquida

• As atribuições de pinos de sinal podem ser otimizadas automaticamente respeitando as regras e restrições específicas do pino. Isto permite desvendar a linha líquida altamente eficiente, resultando em:
• Número reduzido de camadas
• Minimização de problemas de integridade do sinal
• Aumento dos orçamentos de tempo
• Minimização do comprimento do traço no PCB
• Tempo de rota muito mais rápido do FPGA in situ no tabuleiro.

O otimizador de E/S garante a troca de pinos sem erros durante o processo de atribuição do sinal. O desvendamento pode ser feito nos dados de layout do Xpedition ou muito mais cedo durante o planeamento do piso. Além disso, é totalmente suportado entre pinos, escapes de pinos, fim de rastros e destinos de rota.

Multi-instância FPGA

Na maioria dos casos, o mesmo dispositivo FPGA terá diferentes funções lógicas partilhadas entre projetos ou mesmo partilhadas num único projeto. O otimizador de E/S suporta totalmente estas situações e isso é feito automaticamente durante o desenvolvimento do projeto. Os FPGAs representados por diferentes símbolos funcionais no relatório BOM estão listados juntamente com os códigos do fornecedor.

Optimização multi-FPGA

A otimização bem-sucedida das ligações entre dois ou mais dispositivos FPGA é quase impossível de realizar sem esta tecnologia de ponta. O algoritmo de otimização avalia todas as combinações de conexão possíveis para chegar à interconexão ideal, minimizando os cruzamentos líquidos decorrentes da atribuição inicial, permitindo taxas de conclusão de rota mais altas. O otimizador de E/S FPGA inclui otimização multi-FPGA como padrão.