HyperLynx Design Rule Check

As revisões manuais de design são ineficientes na melhor das hipóteses - enviamos designs para revisão por pessoas que estão simultaneamente a trabalhar numa série de outros projetos, agendamos uma data para uma reunião e esperamos que as pessoas apareçam com feedback útil depois de terem feito uma revisão cuidadosa. Mas sinceramente - com que frequência isso realmente acontece? Rever layouts visualmente é aborrecido e propenso a erros, e a vida está cheia de pressões mais imediatas. O HyperLynx DRC substitui estes processos manuais por verificações automáticas de regras elétricas rápidas e completas que são executadas em tempo real, para que não tenha de esperar dias ou semanas para receber feedback. Verifica os designs de forma precisa e quantitativa, fornecendo feedback preciso sobre qual era o requisito de design, onde o layout está em violação e por quanto. A DRC produz uma lista detalhada de possíveis problemas de design, cada um dos quais pode ser selecionado para ampliar a visualização do layout para o local em questão e destacar o problema.

A DRC vem com mais de 90 regras parametrizáveis baseadas no domínio que verificam possíveis problemas analógicos, EMI, de embalagem, integridade de energia, integridade do sinal e de segurança elétrica com base na conformidade. Muitas das regras são multifuncionais, de modo que uma coleção ainda maior de problemas de design que podem ser identificados. Configurar a análise para um projeto específico envolve simplesmente a identificação dos sinais ou áreas a serem verificadas, juntamente com as regras a aplicar.

Uma vez que um problema potencial tenha sido identificado, revisto e descoberto que requer uma alteração no layout, essa alteração precisa ser comunicada a outras pessoas de forma rápida e concisa. O HyperLynx DRC cria ShareList que acionam automaticamente as ferramentas PCB para exibir as áreas em questão através da panoramia e do zoom do ecrã. Isto permite que os problemas sejam comunicados de forma clara e acelera o processo de alteração do layout para resolver uma lista de problemas.

Além da biblioteca de regras incorporada da DRC, os utilizadores podem desenvolver as suas próprias regras de verificação personalizadas em Python, aproveitando um conjunto integrado de objetos de design e funções de automação. O motor de análise estrutural 3D rápido e abrangente da DRC permite-lhe criar regras para verificar requisitos de projeto complexos e proprietários e relatar violações usando o mesmo fluxo de análise, relatórios e mecanismos de sondagem cruzada que as regras fornecidas com a RDC. O DRC também é externamente automatizável, portanto, uma vez que tenha as regras e os parâmetros que deseja usar, pode conduzir o DRC para realizar a verificação em lote de projetos, reduzindo ainda mais o tempo de revisão do projeto e melhorando a eficiência.

A verificação pós-layout é uma corrida contra o tempo - no minuto em que um layout está “completo”, há pressão para liberar o design para a fabricação do protótipo, mesmo antes de a verificação do projeto pós-layout estar concluída. A modelagem e simulação pós-layout tradicionais e abrangentes consomem muito tempo e experiência - e são caras.

O HyperLynx DRC é a primeira fase da metodologia exclusiva de “verificação progressiva” da Siemens que permite aos designers encontrar o maior número de problemas potenciais com um design o mais rápido possível, com o mínimo de tempo e esforço possível. A RDC pode encontrar problemas em minutos que podem levar dias a encontrar com a simulação, se é que são encontrados. Não faz sentido investir tempo, esforço e dinheiro a executar simulações complexas quando existem problemas simples com o design que podem ser encontrados rapidamente. Executar uma revisão de design com a DRC primeiro permite que os utilizadores encontrem e resolvam esses problemas antes de passarem para processos de verificação mais complexos.