Melhore a testabilidade do design, reduza a contagem de padrões e minimize as interrupções nos fluxos de design RTL2GDSII com funcionalidades DFT avançadas no Tessent RTL Pro. Edite e escreva RTL mantendo a aparência do que foi lido para facilitar a comparação das alterações entre os designs inseridos pré e pós-DFT.
Aproveite as capacidades de edição RTL da Tessent com o RTL Pro, que permite aos designers aproveitar ferramentas de ponta para continuar o seu impulso de deslocamento para a esquerda, permitindo que os pontos de teste VersaPoint e LBIST-OST sejam inseridos no RTL de design.
Continue a usar ferramentas de síntese e verificação de terceiros para optimizar a lógica DFT adicionada durante a síntese deixando apenas a inserção de digitalização a ser realizada ao nível do portão. A lógica inserida é RTL; o design de saída continua a ser RTL.
Insira a tecnologia de ponto de teste X-bounding e VersaPoint no RTL de design, para melhorar a cobertura e reduzir a contagem de padrões.
Use o mesmo RTL para síntese e verificação para melhorar o desempenho e encurtar o tempo de projeto. Escrever RTL inserido em teste permite que as ferramentas de síntese otimizem a lógica DFT. As ferramentas de verificação funcionam mais rapidamente quando utilizadas com RTL.
Automatize a análise e inserção de pontos de teste, células de invólucro e lógica delimitadora x mais cedo no fluxo de projeto, ao nível RTL. O Tessent RTL Pro lida com construções complexas Verilog e SystemVerilog e mantém a aparência do design RTL original. A saída RTL resultante simplifica o fluxo de ferramentas a jusante permitindo que a síntese contabiliza a lógica de teste adicionada ao design.
O Tessent RTL Pro baseia-se nas ferramentas DFT líderes de mercado da Tessent, fornecendo uma funcionalidade única que ajuda os clientes a encurtar o tempo de resposta do design e acelerar o tempo de colocação no mercado. Saiba mais sobre como neste white paper.
Aplicações de missão crítica em mercados como transporte e dispositivos médicos exigem maior qualidade geral de teste de fabricação, mas isso geralmente significa mais padrões de teste, volume de dados e tempos de teste mais longos.
Ser competitivo no mercado atual de semicondutores significa adotar soluções integradas, escaláveis e flexíveis para reduzir o tempo de implementação do DFT, os custos de teste e o tempo de colocação no mercado.
A implementação das tarefas DFT mais desafiadoras é simplificada pela automação comprovada e amplamente adotada disponível nos produtos Tessent. Este whitepaper descreve os componentes básicos de uma metodologia DFT hierárquica baseada em RTL.
