O Tessent DefectSim é um simulador de defeitos a nível do transistor para circuitos digitais analógicos, de sinal misto (AMS) e sem varredura. Mede a cobertura de defeitos e a tolerância a defeitos e é perfeito tanto para ICs de alto volume como de alta fiabilidade.
Melhore a segurança AMS, a qualidade do Test e o tempo. O Tessent DefectSim substitui a avaliação manual da cobertura de teste em circuitos AMS, gerando dados objetivos para orientar as melhorias necessárias para cumprir os padrões de qualidade e de segurança funcional e testar os objetivos de cobertura.
Construído com base nas técnicas de injecção de defeitos a nível do transistor utilizadas no TestKompress Cell-Aware ATPG para circuitos digitais digitalizáveis, o DefectSim é adequado para blocos de circuitos industriais contendo centenas ou milhares de transistores.
Gere um resumo executivo listando a cobertura de defeitos ponderada pela probabilidade, intervalo de confiança e uma matriz listando cada defeito e se foi detectado por um limite de teste de falha ou por uma saída digital.
Reduza drasticamente o tempo total de simulação em comparação com a simulação de testes de produção e netlists de layout de extração plana no SPICE clássico em CPUs paralelas.
Avaliámos o Tessent DefectSim em vários ICs automóveis e concluímos que é uma solução altamente automatizada e flexível que orienta melhorias nas técnicas de teste e design para teste e permite-nos melhorar de forma mensurável a cobertura de defeitos dos testes analógicos.
Mergulhe no papel da simulação analógica de falhas da segurança funcional automóvel e explore os desafios, aplicações, benefícios e impacto da simulação analógica de falhas no design de chips e conformidade com as normas de segurança.
