Tessent DefectSim é um simulador de defeitos a nível do transistor para circuitos analógicos, de sinal misto (AMS) e não digitalizadores. Ele mede a cobertura de defeitos e a tolerância a defeitos e é perfeito para CIs de alto volume e alta confiabilidade.
Melhorar a segurança AMS, a qualidade do teste e o tempo. Tessent DefectSim substitui a avaliação manual da cobertura de teste em circuitos AMS, gerando dados objetivos para orientar melhorias necessárias para atender às normas de qualidade e segurança funcional e aos objetivos de cobertura de teste.
Construído sobre as técnicas de injecção de defeitos a nível do transistor utilizadas no TestKompress Cell-Aware ATPG para circuitos digitais digitalizáveis, o DefectSim é adequado para blocos de circuitos industriais contendo centenas ou milhares de transistores.
Gere um resumo executivo listando a cobertura de defeitos ponderada pela probabilidade, intervalo de confiança e uma matriz listando cada defeito e se foi detectado por um limite de teste de falha ou por uma saída digital.
Reduza drasticamente o tempo total de simulação em comparação com a simulação de testes de produção e netlists de layout de extração plana no SPICE clássico em CPUs paralelas.
Avaliamos Tessent DefectSim em vários ICs automotivos e conclui que é uma solução altamente automatizada e flexível que orienta melhorias nas técnicas de teste e design para teste e permite melhorar mensuravelmente a cobertura de defeitos de testes analógicos.
Mergulhe no papel da simulação analógica de falhas na segurança funcional automotiva e explore os desafios, aplicações, benefícios e impacto da simulação analógica de falhas no projeto de chips e conformidade com os padrões de segurança.
