Um portfólio abrangente de soluções VIP de memória para I3C e I2C utilizados por designers de sistema em chip (SoC) e IP para garantir verificação abrangente e conformidade de protocolo e cronometragem. O Avery Verification IP for Control/Serial Buses implementa um conjunto completo de modelos, verificadores de protocolo e conjunto de testes de conformidade em SystemVeriLog e UVM 100% nativos.
Entregas
- I3C/i2C/SMBus BFM mestre e escravo
- Conjunto de testes de conformidade
- Guia do utilizador