Questa Visualizer Debug Environment

Neste webinar, aprenderá como a depuração da forma de onda, a depuração de origem e conectividade para Verilog e VHDL estão fortemente integradas com a depuração de classe e UVM, com visualização de transações, suportando SystemVeriLog, SystemC, C++ e ambientes C.

Neste webinar, aprenderá a enfrentar desafios complexos do testbench de UVM no Post (Classe em forma de onda, visualização esquemática), modo LiveSIM (pontos de quebra) e encontrar a causa raiz mais rapidamente com rastreio automático de causalidade temporal.

Neste webinar, aprenderá que quando a depuração de software e hardware estiver integrada, os eventos podem ser rastreados do software ao hardware e de volta ao SoC, economizando tempo e melhorando as suas técnicas de depuração de software incorporado.

Neste webinar, aprenderá que pode analisar e depurar problemas de cobertura com a ajuda dos dados de design e forma de onda disponíveis, encontrar itens descobertos usando código e cobertura funcional, corrigindo-os com o modo de depuração de cobertura.

Neste webinar, vamos focar-nos na depuração (interativa) de simulação ao vivo, abrangendo técnicas como: definir pontos de quebra e percorrer o código-fonte, usar a pilha de chamadas para compreender o atual encadeamento de execução.




.

Neste webinar, será apresentado ao Ambiente de Depuração do Visualizer para VHDL e UVM, enquanto aprende; depuração de forma de onda e código-fonte, rastreamento de driver e x, depuração de simulação pós e ao vivo e depuração UVM.

.

Neste webinar, será apresentado ao Ambiente de Depuração do Visualizer para Verilog e UVM, enquanto aprende; depuração de forma de onda e código-fonte, driver e x-tracing, depuração de simulação pós e ao vivo e depuração UVM.

.

Neste webinar, aprenderá que o Visualizer fornece visibilidade UVM em todas as janelas, incluindo a janela de onda, a janela do código-fonte, a janela de observação. Os pontos de ruptura podem ser
definido, incluindo condicional e baseado em instância.

Neste webinar, aprenderá a criar/atualizar o código UVM para que a Gravação de Transações seja utilizável, a janela Depurar a transação na janela Wave — colorir, pesquisar, etc. e um exemplo com código de exemplo UVMF.

Neste webinar, responderemos às nove principais perguntas feitas para depurar o baixo consumo de energia no seu design, incluindo; por que a depuração de baixa potência é tão complicada, o isolamento e a retenção estão a funcionar corretamente e como verifica a intenção de energia.

Neste webinar, aprenderá a navegar em ambientes UVM complexos, a encontrar rapidamente o seu caminho em torno do código, enquanto resolve os 10 principais problemas comuns de UVM com o config_db, a fábrica e a execução de sequência.

Neste webinar, partilhamos uma visão crítica dos desafios passados, presentes e futuros para depuração, explorando situações do mundo real (com anos de experiência) no design e verificação de SoC, descrevendo técnicas de ponta.

Neste webinar, aprenderá como a depuração moderna resolve desafios comuns, incluindo; metodologia de depuração produtiva, perseguição de drivers na simulação, depuração de UVM, um design gerido por energia e depuração de uma longa execução de emulação.

Neste webinar, aprenderá a usar o melhor da velha e da nova escola do mundo - metodologias de verificação (UVM, randomização, modelos de referência dourada) para encontrar problemas mais rapidamente e responder melhor “Já terminei”.

Neste webinar, aprenderá estruturas de dados do testbench usando 'navegar isso' (filas, manipuladores de objetos, matrizes associativas podem ser exploradas) e checkpoint & restore para evitar a execução de fases de redefinição para encontrar bugs.