Desafios na Implementação Digital
Gerir a complexidade do projeto, metas de desempenho/potência/área e time-to-market são desafios cruciais no design moderno de SoC. A complexidade das regras de design e o calendário das reuniões tornam o encerramento do projeto mais desafiador do que nunca e exige uma mudança de paradigma no lugar e na rota.
Conseguir o encerramento da RDC
O uso extensivo de tecnologia de padrões múltiplos, litografia EUV e células de altura mista complica a colocação e o encaminhamento. São necessárias alterações fundamentais na tecnologia de local e rota para alcançar eficazmente o encerramento da RDC.
Entregar PPA competitivo
O mercado quer ICs com o menor consumo de energia e o mais alto desempenho. Tecnologias de otimização inovadoras podem minimizar a energia enquanto atingem metas de tempo e área e controlam o custo de desenvolvimento.
Reduzindo o tempo de encerramento
A estimativa precisa do tempo pós-rota é mais difícil do que nunca com o aumento da resistência do fio/via. Evite iterações, melhore o PPA e reduza o tempo de encerramento ao extrair a visibilidade detalhada da rota no início do fluxo.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Apresentamos a Aprisa: Uma solução de software Place-and-Route
A plataforma local e rota da Aprisa é uma solução centrada na rota detalhada para os desafios da implementação moderna de IC digital.
