Skip to main content
Esta página é apresentada utilizando tradução automática. Prefere ver em inglês?

Visão geral

Verificador de Design de Catapulta

A Catapult traz cinta e análise formal para validar os seus projetos C++/SystemC para a exatidão antes da síntese. Evite problemas de design associados a leituras de memória não inicializadas, acessos de matriz fora do limite, instruções de switch incompletas e problemas de QoR que podem ocorrer ao codificar para HLS.


A verificação no C++ reduz os custos em até 80%

promoção de verificador de design de catapulta
CARACTERÍSTICAS-CHAVE

Fita Formal & Estática para C++/SystemC

O Catapult Design Checker fornece vários modos de verificação que eliminam a necessidade de depuração baseada em simulação de problemas no seu design. Problemas de codificação, problemas de QoR e potenciais incompatibilidades e ambiguidades de C ++/SystemC para RTL, são detectados rapidamente dando feedback exato quanto à fonte e causa.

ENCONTRAR PROBLEMAS DE QOR

Static Lint para QoR

Encontrar problemas comuns na codificação antes da Síntese é fácil com o Catapult Design Checker.

cotão estático para fluxo QoR: Encontrar problemas comuns na codificação antes da Síntese é fácil com o Catapult Design Checker.
Modo de Verificação Personalizado

Foco em Problemas Específicos

O Catapult Design Checker permite ao utilizador personalizar e priorizar verificações para se concentrar em problemas urgentes enquanto reduz o ruído de problemas já conhecidos.

Diagrama de fluxograma mostrando etapas para o processo de verificação personalizado com setas que conectam várias formas e elementos de texto.

Pronto para ter uma conversa sobre o Design Checker?

Qualquer dúvida que possa ter, teremos as respostas!

Envie-nos um e-mail

Formação a pedido da Catapult

A biblioteca de formação a pedido Catapult High-Level Synthesis (HLS) contém um conjunto de caminhos de aprendizagem com módulos para apresentar aos engenheiros o HLS e verificação de alto nível.

Grupo de Síntese e Verificação de Alto Nível

Um grupo para discutir os melhores pontos de design e verificação usando as ferramentas Siemens EDA HLS e HLV. Junte-se à discussão sobre novos tópicos, funcionalidades, conteúdo e especialistas técnicos.

HLsLibs

Um conjunto gratuito e aberto de bibliotecas implementadas em C++ padrão para design de hardware e software com precisão de bits. É uma comunidade aberta para troca de conhecimento e IP para HLS que pode ser usada para acelerar a pesquisa e o design.

Blog de Design e Verificação HLS

Blog que abrange metodologias e técnicas de design e verificação de síntese de alto nível (HLS) da próxima geração.

Suporte Catapult

Aceda a documentação detalhada, lançamentos, recursos e muito mais.

Consultoria EDA

Ajudá-lo a alcançar o máximo impacto nos negócios, abordando desafios complexos de tecnologia e empresas com uma combinação única de experiência em desenvolvimento e design e especialização em metodologia.