Skip to main content
Esta página é apresentada utilizando tradução automática. Prefere ver em inglês?

Visão geral

Verificador de Desenho de Catapulta

A Catapult traz análise formal e de copa para validar os seus projetos C++/SystemC para a correção antes da síntese. Evite problemas de design associados a leituras de memória não inicializadas, acessos de matriz fora do limite, instruções de comutação incompletas e problemas de QoR que podem ocorrer ao codificar para HLS.


Verificação no C++ reduz custos em até 80%

promoção de verificação de design de catapulta
CARACTERÍSTICAS-CHAVE

Fios Formais e Estáticos para C++/SystemC

O

Catapult Design Checker fornece vários modos de verificação que eliminam a necessidade de depuração baseada em simulação de problemas no seu projeto. Problemas de codificação, problemas de QOR e potenciais incompatibilidades e ambiguidades de C ++/SystemC para RTL são detectados rapidamente fornecendo feedback exato quanto à origem e causa.

ENCONTRAR PROBLEMAS DE QOR

Fapos estáticos para QoR

Encontrar problemas comuns na codificação antes da Síntese é fácil com o Catapult Design Checker.

lint estático para fluxo QoR: Encontrar problemas comuns na codificação antes da Síntese é fácil com o Catapult Design Checker.
Modo de Verificação Personalizado

Foco em Problemas Específicos

O

Catapult Design Checker permite ao utilizador personalizar e priorizar verificações para se concentrar em problemas urgentes enquanto reduz o ruído de problemas já conhecidos.

Diagrama de fluxograma mostrando etapas para o processo de verificação personalizado com setas conectando várias formas e elementos de texto.

Pronto para ter uma conversa sobre Design Checker?

Qualquer dúvida que possa ter, teremos as respostas!

subject=Catapult%20Design%20Checker%20Inquiry%20> Envie-nos um e-mail

Formação a pedido da Catapult

A biblioteca de formação a pedido Catapult High-Level Synthesis (HLS) contém um conjunto de percursos de aprendizagem com módulos para introduzir os engenheiros no HLS e na verificação de alto nível.

Grupo de Síntese e Verificação de Alto Nível

Um grupo para discutir os pontos mais finos de projeto e verificação utilizando as ferramentas Siemens EDA HLS e HLV. Participe da discussão sobre novos tópicos, funcionalidades, conteúdos e especialistas técnicos.

HLSLIBS

Um conjunto livre e aberto de bibliotecas implementadas em C++ padrão para design de hardware e software com precisão de bits. É uma comunidade aberta para troca de conhecimento e PI para HLS que pode ser usada para acelerar a pesquisa e o design.

Um ícone com uma gota de água azul e um contorno branco de um livro.

Blog de Design e Verificação HLS

Blog que abrange metodologias e técnicas de concepção e verificação de síntese de alto nível (HLS) da próxima geração.

Auriculares

Suporte Catapult

Aceda a documentação detalhada, lançamentos, recursos e muito mais.

Consultoria EDA

Ajudá-lo a alcançar o máximo impacto nos negócios, abordando desafios complexos de tecnologia e empresas com uma combinação única de experiência em desenvolvimento e design e especialização em metodologia.