High-Level Verification Solutions

Fornecendo produtos e metodologia líderes de classe para design de alto nível, a Siemens fornece soluções em vários pontos do processo de design. Verificação de Desenho, Código e Cobertura Funcional e Verificação formal para verificação de equivalência C++ e SystemC.

Próximos eventos HLS & HLV Biblioteca de Recursos HLS e HLV

Catapulta High-Level Verification Solutions

Acelere o seu fluxo de Verificação de Alto Nível (HLV) com métodos conhecidos e fidedignos utilizando a Plataforma Catapult HLV. Reduza o tempo de resposta e os custos gerais da verificação SoC em até 80%, aproveitando a Verificação de Design de Alto Nível, a Cobertura de Código/Funcional e os métodos estáticos e formais.

Catapult Coverage

Cobertura de código com suporte para instrução, ramificação, condição, expressão (FEC) e cobertura de acesso à matriz mais cobertura funcional inspirada no SystemVerilog com suporte para grupos de cobertura, pontos de cobertura, bins e cruzamentos.

Catapult Formal Verification Tools

Encontre formalmente erros, ambiguidades e problemas de design de problemas ou erros de restrição do usuário no início do processo HLS. Mesmo com diferenças de tempo e interfaces, o Catapult Formal permite a verificação e um fluxo de fechamento de cobertura.

SLEC System

Verifique a exatidão da RTL em relação aos seus modelos de alto nível usando o SLEC. Possibilitar a prova de que a especificação e a implementação são idênticas apesar das diferenças de linguagem, tempo ou abstração.

Verificação de alto nível

Questa HL-SystemC

verificação de projeto de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.