Desafios na implementação digital
Gerenciar a complexidade do projeto, metas de desempenho/potência/área e time-to-market são desafios cruciais no design moderno de SoC. A complexidade das regras de design e o tempo de encontro tornam o encerramento do projeto mais desafiador do que nunca e exigem uma mudança de paradigma no lugar e na rota.
Conseguir o encerramento da RDC
uso extensivo da tecnologia de padrões múltiplos, litografia EUV e células de altura mista complica a colocação e o encaminhamento. São necessárias alterações fundamentais na tecnologia de localização e rota para alcançar eficazmente o encerramento da RDC.
Fornecimento de PPA competitivo
O mercado quer ICs com menor consumo de energia e maior desempenho. Tecnologias inovadoras de otimização podem minimizar a energia enquanto atingem metas de tempo e área e controlam o custo de desenvolvimento.
Redução do tempo de encerramento
estimativa precisa do tempo pós-rota é mais difícil do que nunca com o aumento da resistência do fio/via. Evite iterações, melhore o PPA e reduza o tempo de fechamento, puxando a visibilidade detalhada da rota mais cedo no fluxo.
O local e a rota está a abalar o design digital de IC
Tecnologia de implementação PowerFirst
Reduza o consumo total de energia para aplicações sensíveis
Síntese centrada na rota detalhada
Realize um fechamento rápido do projeto e resolva desafios avançados de fios de alto nodo/via resistividade
Certificado pelas principais fundições
Certificado pelas principais fundições através de 4 nm e ramping rápido em certificações de 3 nm
Apresentando Aprisa: Uma solução de software de local e rota
O Aprisa a plataforma place-and-route é uma solução centrada na rota do detalhe para os desafios da implementação moderna de IC digital.
