Solido Design Environment is a comprehensive simulation environment including artificial intelligence-enabled variation-aware design and verification.
It works on all types of designs, including standard cells, memories, custom analog/digital, and mixed-signal designs.
O ambiente de design baseado em IA líder do setor, projetado para os mais exigentes desafios personalizados de verificação de IC. Ele oferece um conjunto de ferramentas comprovado em silício para análise e verificação nominais, sensíveis à variação e ao layout, garantindo desempenho, rendimento e confiabilidade robustos do circuito.
•Uma solução para análise e verificação nominais, com reconhecimento de variações e com reconhecimento de layout
• Suporta simuladores de terceiros e ambientes de design para total flexibilidade
•Modelos de uso múltiplo: GUI ou modo em lote
“A precisão da verificação e o tempo de resposta são fatores-chave em nosso fluxo de design, à medida que criamos a próxima geração de tecnologia de memória. O software Solido Design Environment da Siemens forneceu uma análise de variação precisa com força bruta, juntamente com uma otimização de design poderosa e fácil de usar, o que reduziu significativamente o tempo necessário para passarmos do projeto inicial à produção.”
Sr. Do Chang-Ho, SK Hynix Inc
“O software Solido Design Environment é um exemplo claro de como a Siemens EDA escuta seus usuários e desenvolve soluções que capacitam os usuários a alcançar melhores resultados. Nossos designers usam o software Solido Design Environment como ambiente de simulação ao projetar sensores de imagem CMOS de última geração, de baixo ruído, alta resolução e velocidade ultra-alta para uma ampla variedade de aplicações, incluindo cinematografia, visão de máquina, automotiva, AR/VR e muito mais. Tivemos uma excelente experiência com a solução, devido aos fluxos de trabalho de design que aumentam a produtividade, à visualização intuitiva dos resultados e ao excelente suporte ao usuário.”
Sam Bagwell, da Forza Silicon (AMETEK, Inc.)
“For STMicroelectronics’ non-volatile memory team, the ability to relate layout insight directly to electrical behavior is critical. Rather than discovering layout dependent effects late in the process, Solido Layout Analyzer brings this analysis earlier into the flow, improving design confidence and helping cut down the time we spend debugging complex design blocks by weeks. We are planning to test and validate the advantages in our on-going design activity.”
Gianbattista Lo Giudice, STMicroelectronics
Este artigo descreve como os engenheiros da GlobalFoundries usaram o Solido Design Environment (Solido DE) para demonstrar que as contagens de falhas de bits da SRAM previstas usando o novo método proposto coincidem estreitamente com os dados de silício.
