Trabalhe com mais eficiência, desenvolva testes mais complexos e trabalhe em topologias mais complexas, como soluções de vários caminhos e vários links. Obtenha o máximo de produtividade e flexibilidade para a verificação de projetos em nível de bloco, subsistema e sistema em chip (SoC).

Nossa solução de verificação abrangente apresenta um ambiente avançado de Metodologia de Verificação Universal (UVM) que incorpora geração restrita de tráfego aleatório, controles robustos de pacotes, links e camadas físicas e injeção de erros, verificações e cobertura de protocolos, cobertura funcional e recursos semelhantes ao analisador de protocolos para métricas de depuração e análise de desempenho.

As suítes de testes de conformidade (CTS) da Avery oferecem testes essenciais eficazes em nível de chip, incluindo aqueles usados em workshops de conformidade, bem como testes estendidos desenvolvidos pela Avery para cobrir os recursos de especificação.

Assista ao webinar