Skip to main content
Ta strona jest wyświetlana przy użyciu automatycznego translatora. Czy chcesz wyświetlić ją w języku angielskim?

Dlaczego Tessent Silicon Executable?

Tessent Silicon Executable (TSE) zapewnia niższy koszt testu, szybsze przygotowanie wzorców oraz przyspieszone debugowanie i diagnostykę dzięki zastosowaniu szybkich interfejsów i wbudowanej wiedzy projektowej.

Złożony procesor mikroczipów.

Obniżenie kosztów testu

TSE wykorzystuje PCIe i USB, aby osiągnąć wyższą przepustowość w porównaniu z typowymi interfejsami cyfrowymi, wykorzystując test w systemie i sieć skanowania strumieniowego (SSN), aby zapewnić zintegrowany, wydajny mechanizm dostępu testowego.

Szybsze przygotowanie wzoru

TSE odczytuje wzorce napisane bezpośrednio przez Tessent Shell, eliminując konwersję wzorców dla testera i 100% ponowne wykorzystanie wzorców w ATE, SLT i stanowisku, co zapewnia wzrost wydajności projektowania do testowania.

Przyspieszone debugowanie i diagnostyka

TSE w pełni rozumie i ponownie konfiguruje SSN; nieudana identyfikacja rdzenia, ponowny test rdzenia i automatycznie generowane dzienniki awarii automatycznego sprzętu testowego są bezpośrednio odczytywalne przez Tessent Diagnosis w celu szybkiej analizy.

Zoptymalizowany pod kątem produkcji

Oprogramowanie zostało zaprojektowane w celu optymalnego dostarczania wzorców protokołów, minimalizując koszty dzięki architekturze wielowątkowej. Współpracując z głównymi dostawcami ATE, działa płynnie w ich środowiskach testerskich, w tym obsługę wielu witryn.

Precyzyjne złącze krawędziowe PCIe z pozłacanymi stykami.

Obsługuje zmienne dynamiczne

Zmień i przechwytywanie kluczowych wstępnie zdefiniowanych części wzorców testowych. Idealny do zmieniania parametrów na urządzeniu i przechwytywania odczytów przyrządu. To, co wcześniej wymagało wielu wzorów, można teraz osiągnąć dzięki parametrom zastosowanym w czasie testu na testerze, upraszczając proces projektowania do testera.

Linia montażowa chipów komputerowych w zakładzie produkcyjnym, nowoczesnej fabryce elektroniki.

Wbudowane metody testowe

TSE ma możliwość maskowania wkładu rdzenia OcComp w grupach statusu SSN, poprawiania danych wzorców, ponownego porządkowania i usuwania ładunków oraz mapowania błędów do podstawowych wystąpień za pomocą porównywania zarówno OcComp, jak i testera. Wszystko to można zrobić z programu testowego bez powrotu do projektowania nowych wzorów.

Zbliżenie półprzewodnika na płytce drukowanej.

Zacznij pracę teraz