Skip to main content
Ta strona jest wyświetlana przy użyciu automatycznego translatora. Czy chcesz wyświetlić ją w języku angielskim?
DEMO

Efektywne debugowanie i śledzenie dzięki Tessent UltraSight-V

Przyspiesz rozwój RISC-V dzięki Tessent UltraSight-V. Kompleksowe rozwiązanie Tessent UltraSight-V składa się z wbudowanego adresu IP i oprogramowania zaprojektowanego w celu zapewnienia kompleksowych, wydajnych funkcji debugowania i śledzenia, które są zintegrowane ze standardowymi narzędziami branżowymi, aby wspierać inżynierów oprogramowania wbudowanego w opracowywanie wysokowydajnego oprogramowania wbudowanego.

Demo

Korzystanie z Tessent UltraSight-V z GDB i VSCode

Dowiedz się, jak możesz używać Tessent UltraSight-V wraz z VSCode do debugowania i śledzenia RISC-V. Pokazujemy przykłady sterowania uruchomieniem przy użyciu GDB i OpenOCD, śledzenia procesora opartego na standardzie RISC-V E-Trace oraz dostępu do pamięci systemowej przy użyciu zoptymalizowanego przesyłania ELF.

Studium przypadku

Jak Seagate usprawnia debugowanie i optymalizację dzięki Tessent

Posłuchaj Richarda Bohna, dyrektora ds. rozwoju zaawansowanych adresów IP w Seagate Technology, opisuje niektóre wyzwania Seagate i sposób, w jaki wykorzystują produkty Tessent Embedded Analytics do poprawy debugowania i optymalizacji.

Obraz analizy termicznej płytki drukowanej
Broszura informacyjna

Kompletne rozwiązanie śledzenia dla procesorów RISC-V

Złożone systemy są podatne na niedoskonałe zachowania oprogramowania. Skorzystaj z naszego w pełni funkcjonalnego rozwiązania do śledzenia RISC-V, Tessent Enhanced Trace Encoder, do monitorowania wykonywania programu CPU w czasie rzeczywistym.

Grupa osób pracujących przed komputerem.
 Zbliżenie układu procesora na płytce drukowanej z niebieskim tłem.

Łatwe debugowanie i analiza systemu RISC-V

Siemens i Lauterbach opisują, w jaki sposób śledzenie procesorów może być wykorzystane do ulepszania wbudowanego oprogramowania i aplikacji.

Najczęściej zadawane pytania (FAQ)