Solido Design Environment is a comprehensive simulation environment including artificial intelligence-enabled variation-aware design and verification.
It works on all types of designs, including standard cells, memories, custom analog/digital, and mixed-signal designs.
Wiodące w branży środowisko projektowe oparte na sztucznej inteligencji, zaprojektowane z myślą o najbardziej wymagających niestandardowych wyzwaniach związanych z weryfikacją układów scalonych. Dostarcza sprawdzony w krzemie zestaw narzędzi do analizy i weryfikacji nominalnej, uwzględniającej zmienność i układ, zapewniając solidną wydajność obwodu, wydajność i niezawodność.
• Rozwiązanie do analizy i weryfikacji nominalnej, uwzględniającej zmienność i rozkład
• Obsługuje symulatory innych firm i środowiska projektowe dla pełnej elastyczności
•Modele wielokrotnego użytku: GUI lub tryb wsadowy
„Dokładność weryfikacji i czas realizacji są kluczowymi czynnikami w naszym przepływie projektowym, ponieważ tworzymy nową generację technologii pamięci. Oprogramowanie Solido Design Environment firmy Siemens zapewniło dokładną analizę zmienności w połączeniu z wydajną i łatwą w użyciu optymalizacją projektu, co znacznie skróciło czas potrzebny nam na przejście od początkowego projektu do produkcji”.
Pan Do Chang-Ho, SK hynix Inc
„Oprogramowanie Solido Design Environment jest wyraźnym przykładem tego, jak Siemens EDA słucha swoich użytkowników i opracowuje rozwiązania, które umożliwiają użytkownikom osiąganie lepszych wyników. Nasi projektanci wykorzystują oprogramowanie Solido Design Environment jako środowisko symulacji podczas niestandardowego projektowania najnowocześniejszych, niskoszumowych, wysokiej rozdzielczości i ultraszybkich czujników obrazu CMOS do szerokiego zakresu zastosowań, w tym kinematografii, wizji maszynowej, motoryzacji, AR/VR i innych. Mieliśmy wyjątkowe doświadczenie z rozwiązaniem dzięki zwiększającym produktywność przepływom pracy projektowym, intuicyjnej wizualizacji wyników i doskonałej obsłudze użytkowników.”
Sam Bagwell, Silicon Force (AMETEK, Inc.)
“For STMicroelectronics’ non-volatile memory team, the ability to relate layout insight directly to electrical behavior is critical. Rather than discovering layout dependent effects late in the process, Solido Layout Analyzer brings this analysis earlier into the flow, improving design confidence and helping cut down the time we spend debugging complex design blocks by weeks. We are planning to test and validate the advantages in our on-going design activity.”
Gianbattista Lo Giudice, STMicroelectronics
W artykule opisano, w jaki sposób inżynierowie z GlobalFoundries wykorzystali Solido Design Environment (Solido DE), aby wykazać, że liczba bitów błędów SRAM przewidziana przy użyciu proponowanej nowej metody ściśle pasuje do danych krzemowych.
