Pracuj wydajniej, opracowuj bardziej złożone testy i pracuj nad bardziej złożonymi topologiami, takimi jak rozwiązania wielościeżkowe, wielołączowe. Uzyskaj maksymalną wydajność i elastyczność w zakresie weryfikacji projektów poziomu bloku, podsystemu i systemu na chipie (SoC).

Nasze kompleksowe rozwiązanie do weryfikacji obejmuje zaawansowane środowisko uniwersalnej metodologii weryfikacji (UVM), które obejmuje ograniczone generowanie losowego ruchu, solidne sterowanie pakietami, łączami i warstwami fizycznymi oraz wstrzykiwanie błędów, sprawdzanie i zasięg protokołów, zasięg funkcjonalny, funkcje podobne do analizatora protokołów do debugowania i metryk analizy wydajności.

Pakiety testów zgodności firmy Avery (CTS) oferują skuteczne testy rdzeniowe poprzez testy na poziomie chipów, w tym te stosowane w warsztatach zgodności, a także rozszerzone testy opracowane przez Avery w celu uwzględnienia cech specyfikacji.

Obejrzyj webinar