Skip to main content
Ta strona jest wyświetlana przy użyciu automatycznego translatora. Czy chcesz wyświetlić ją w języku angielskim?

Dlaczego Avery Verification IP for Control/Serial Buses?

Kompleksowe portfolio rozwiązań pamięci VIP dla systemów I3C i I2C wykorzystywanych przez projektantów system-on-chip (SoC) i IP w celu zapewnienia kompleksowej weryfikacji oraz zgodności z protokołem i synchronizacją. Avery Verification IP for Control/Serial Buses implementuje kompletny zestaw modeli, modułów sprawdzających protokoły i pakiet testów zgodności w 100% natywnym SystemVerilog i UVM.

Materiały produkcyjne

  • Podstawowe i podrzędne BFM i3C/i2C/SMBus
  • Pakiet testów zgodności
  • Podręcznik użytkownika

Gotowy dzisiaj z kimś porozmawiać?

Jesteśmy gotowi, aby odpowiedzieć na twoje pytania.

Napisz do nas

Skontaktuj się z naszym zespołem sprzedaży: 1-800-547-3000 lub 1-503-685-8000

Porozmawiaj z ekspertem

Dowiedz się więcej

Akademia Weryfikacji

Akademia Weryfikacji zapewnia umiejętności niezbędne do doskonalenia możliwości procesu weryfikacji funkcjonalnej organizacji, zapewniając metodologiczny pomost między propozycjami wartości wysokiego poziomu a szczegółami niskiego poziomu.

Wyświetl zasoby

Blog Horyzonty weryfikacji

Wgląd i aktualizacje koncepcji, wartości, standardów, metodologii i przykładów, aby pomóc w zrozumieniu, co zaawansowane technologie weryfikacji funkcjonalnej mogą zrobić i jak najskuteczniej je stosować.

Przeczytaj blog

Horyzonty weryfikacji

Publikacja Horyzonty weryfikacji zawiera koncepcje, wartości, metodologie i przykłady, które pomagają zrozumieć, co zaawansowane technologie weryfikacji funkcjonalnej mogą zrobić i jak najskuteczniej je stosować.

Zobacz najnowsze wydanie