Questa Post-Silicon Debug

Podczas tego webinaru dowiesz się, dlaczego weryfikacja formalna jest kluczowym elementem sukcesu w erze Next Normal, gdzie sukces krzemowego pierwszego przejścia jest kluczowy, a zapewnienie jakości w całym cyklu weryfikacji jest niezbędne.

Podczas tego webinaru omówimy następujące techniki: Podstawowa abstrakcja, konfigurowanie i optymalizacja ograniczeń, niezależność danych i nie-determinizm. Metody te są łatwe do zastosowania, zwiększając wydajność analizy formalnej.

Na tym webinarium pokażemy, jak przy odrobinie wiedzy projektowej i przemyśleniu z Twojej strony możesz wykorzystać te dwie zasady (DI i ND), aby ograniczyć formalną analizę do kilku minut w porównaniu z godzinami.

Podczas tego webinaru pokażemy, jak korzystać ze standardowego kodu sprawdzania właściwości IEEE (SVA) i gotowych narzędzi formalnych, aby szybko i wyczerpująco zweryfikować transport danych przez DUT zgodny ze specyfikacją.

Podczas tego webinaru poznasz rodzaje konstrukcji DUT, które często powodują problemy z formalną analizą, oraz jak zastosować sprawdzone techniki, aby bezpiecznie je abstrahować, aby formalna weryfikacja mogła szybko zakończyć się.

Na tym webinarium pokażemy Ci, jak napisać optymalne ograniczenia do analizy formalnej; i jak celowo ograniczać i nadmiernie ograniczać analizę, aby dowiedzieć się więcej o skuteczności ograniczeń.

Podczas tego webinaru dowiesz się, jak weryfikacja wdrożenia FPGA może przyspieszyć przepływ projektu, ograniczyć testy w laboratorium, umożliwić agresywne wykorzystanie optymalizacji i radykalnie zmniejszyć ryzyko postprodukcji.

Ochrona sprzętu jest równie ważna, jak ochrona oprogramowania przed cyberatakami. Sesja ta zademonstruje wczesną weryfikację bezpieczeństwa na małym module własności intelektualnej (IP) przeznaczonym do integracji IC.

Podczas tego webinaru poznasz automatyczne aplikacje formalne, które można wykorzystać do rozwiązywania bieżących wyzwań związanych z projektowaniem i weryfikacją, które są powszechnie spotykane podczas opracowywania projektów ASIC i FPGA.

Podczas tego webinaru pokażemy, jak zastosować zautomatyzowany, formalny przepływ zapewniający pełne pokrycie przestrzeni stanowej rejestrów, wyczerpującą weryfikację zachowań i wszelkich nielegalnych zachowań bez konieczności uczenia się formalnego.

W tym webinarium omówimy szczegółowo metodologię formalną, koncentrując się na ABC formalnych: (A) abstrakcji, (B) polowania na błędy i dowodów budowlanych oraz (C) zasięgu w kontekście kontroli własności.

Na tym webinarium zobaczysz, jak przyjazne dla użytkownika formalne aplikacje przechodzą do pierwszych kroków formalnej kontroli nieruchomości; praktyczna idea wyczerpującej formalnej weryfikacji na poziomie modułu do obietnicy rozwoju opartego na nieruchomościach.

Podczas tego webinaru podzielimy się kompleksową metodologią statyczną i formalną wykorzystującą automatyczną aplikację Questa X-Check, która umożliwia zespołom projektowym spowodowanie problemów „X” na wczesnym etapie procesu projektowania RTL.

Podczas tego webinaru dowiesz się, jak wykorzystać formalną analizę, aby znaleźć i naprawić jak najwięcej błędów funkcjonalnych, ostatecznie poprawiając jakość produktu końcowego i zmniejszając ryzyko ponownych spinów.

Podczas tego webinaru dowiesz się, dlaczego stosowanie formalnego na wczesnym etapie rozwoju skraca ogólny cykl weryfikacji, znajdując i naprawiając większość błędów podczas tworzenia zamiast późnych w grze weryfikacyjnej.