FPGA/PCB-samdesign

Flowintegrasjon

I/O-optimalisering er tett integrert med Xpedition Enterprise-designflyten, tilgjengelig når som helst i prosjektet ved hjelp av en fane i Xpeditions skjematiske designmiljø. Skjematisk, PCB-layout og FPGA-databaser holdes synkronisert gjennom synkroniseringsassistent. Dette gjør at brukerne bedre kan kontrollere prosjektets designdataflyt. I tillegg kan skjematiske brukere bestemme når FPGA-dataene (nye eller oppdaterte) skal overføres til PCB-designet. Før plassering eller ruting startes på kretskortet, tillater I/O-optimalisatoren gulvplanlegging ved hjelp av Xpedition-prosjektdata i plantegningsvinduet for bedre innledende tildeling. Deretter kan resultatene eksporteres til Xpeditions layoutmiljø. FPGA-deler administreres enten på prosjekt- eller bedriftsbiblioteknivå.

Signalgruppering

Signalgrupper kan enkelt opprettes for å administrere signalkompleksiteten til FPGAer med høyt antall pinner og akselerere stifttildelingsprosessen. Hver gruppe kan definere grensesnittene til bestemte maskinvarefunksjoner som skal implementeres senere i FPGA. Disse gruppene kan behandles som separate HDL-enheter i verktøyet. Signalgrupper kan enten opprettes manuelt gjennom GUI eller hentes ut fra en HDL-fil (Verilog eller VHDL).

Pin-partisjonering

Ved å gruppere pinner på tvers av FPGAs I/O-banker, gir optimalisatoren mer fleksibilitet i PIN-tildeling. Fordelene med pinnepartisjonering inkluderer bedre PCB-tilkoblingsplanlegging, tilpasset symbolgenerering og minimering av pinnebyttereglene i gruppen, noe som fører til bedre kontroll over pinneoptimalisering og forbedret nettavvikling. Videre kan signalgrupper tilordnes en partisjon som en enkelt enhet, og fjerner behovet for å dele signalgrupper mellom I/O-banker. GUI gjør administrasjon av pin-partisjoner i verktøyet intuitivt og enkelt.

Signal- og pintildelinger

Å tildele hundrevis av HDL-signaler manuelt til FPGA-pinner, mens du fortsatt følger FPGA-leverandørens regler, er en utfordring for alle. For å motvirke dette gir I/O-optimalisatoren brukerne en intuitiv og GUI fullpakket med nyttige funksjoner. Disse spenner fra automatisk tildeling, tilsyn med signalstandarder, tildeling ved enkel dra og slipp, støtte for operasjoner på sett med objekter og dynamisk filtrering. Disse gjør tildeling av signalpinner til en enkel operasjon. Hver endring som gjøres i pinnetildelingen styres på tvers av FPGA-flyten ombord og holdes konsistent siden optimalisatoren er mellom FPGA- og PCB-strømmene, og kommuniserer alle endringer som er gjort på hver side.

Automatisert generering av deler og symboler

Selve naturen til FPGA-enheter krever en annen tilnærming til symbolgenereringsprosessen. FPGA-logikk kan endres flere ganger i løpet av prosjektet, og symboler må holdes i samsvar med disse endringene. Brukere har et sett med kraftige funksjoner som gjør symboloppretting enkelt, raskt og feilfritt, samtidig som de gir full kontroll over symbolopprettingsprosessen. Sammenlignet med manuell symboloppretting reduseres tiden fra timer eller dager til minutter.

Gulvplanlegging

En viktig fase av PCB-designflyten er komponentplasseringen og orienteringen på selve brettoppsettet. Gulvplanlegging kan gjøres før og under PCB-layoutprosessen. Designere har den klare fordelen av å kunne gjøre endringer i FPGA-pintildeling helt fra prosjektets tidlige stadier.

Nettlinjeavvikling

• Signal-PIN-tildelinger kan optimaliseres automatisk samtidig som pin-spesifikke regler og begrensninger respekteres. Dette muliggjør svært effektiv utrydding av nettlinjer, noe som resulterer i:
• Redusert antall lag
• Minimering av signalintegritetsproblemer
• Økte tidsbudsjetter
• Minimering av sporlengde på PCB
• Mye raskere rutetid for FPGA in situ på brettet.

I/O-optimalisatoren garanterer feilfri pinbytting under signaltildelingsprosessen. Avklaring kan gjøres på Xpedition-layoutdataene eller mye tidligere under planleggingen. I tillegg støttes den fullt ut mellom pinner, stifteslutninger, sporslutt og rutemål.

FPGA-flerforekomst

I de fleste tilfeller vil den samme FPGA-enheten ha forskjellige logiske funksjoner delt på tvers av prosjekter eller til og med delt i et enkelt prosjekt. I/O-optimalisatoren støtter fullt ut disse situasjonene, og dette gjøres automatisk under prosjektutvikling. FPGAer representert med forskjellige funksjonelle symboler i styklisterapporten er oppført sammen med leverandørens koder.

Multi-FPGA-optimalisering

Vellykket optimalisering av forbindelser mellom to eller flere FPGA-enheter er nesten umulig å utføre uten denne toppmoderne teknologien. Optimaliseringsalgoritmen evaluerer alle mulige tilkoblingskombinasjoner for å komme frem til den optimale sammenkoblingen, minimerer nettoverganger som oppstår fra den første tildelingen, noe som muliggjør høyere rutefullføringshastigheter. FPGA I/O Optimizer inkluderer multi-FPGA-optimalisering som standard.