HyperLynx Signal Integrity

Signalintegritet måles tradisjonelt ved hjelp av et oscilloskop for å se bølgeformkarakteristikker og verifisere at kravene er oppfylt. Andre instrumenter som tradisjonelt brukes til å verifisere signalintegritet inkluderer vektornettverksanalysatorer (VNA) og tidsdomenereflektometre (TDR).

Generelt sett kan signalintegritet defineres som evnen til å opprettholde kvaliteten på elektriske signaler under overføringen i en krets. HyperLynx Signalintegritet lar brukeren analysere kretser for problemer knyttet til overshoot, undershoot, ringing og krysstale blant andre. I tillegg til generell signalintegritet, kan HyperLynx SI brukes til å analysere spesifikke grensesnitt som DDR og SerDes, som har definerte signalintegritetspass/feilberegninger.

HyperLynx inkluderer DDRx Batch-veiviseren for design og verifisering av DDRx-grensesnitt. DDRx Batch-veiviseren er et altomfattende, JEDEC-basert verktøy designet for å ta en bruker gjennom hele prosessen med å simulere et DDRx-grensesnitt og kan støtte DDR-DDR5 og LPDDR - LPDDR5. DDRx Batch-veiviseren kan brukes både før og etter layout slik at grensesnitt kan utformes og verifiseres. HyperLynx inkluderer JEDEC-baserte timingsmodeller for DRAM-komponentene, og gir en generisk kontrollertidsmodell. Tilpasning av styretidsmodellen er tilgjengelig ved bruk av en styretidsmodellveiviseren. I tillegg gir HyperLynx deg generisk DDR5 IBIS-AMI-modell for kontrolleren, DRAM og den registrerte klokkeenheten (RCD). Disse modellene er teknologibaserte og kan brukes som et effektivt utgangspunkt når leverandørmodeller ikke er tilgjengelige.

Ja, HyperLynx inkluderer veiviserne SerDes Compliance og SerDes Batch, spesielt designet for å analysere høyhastighets serielle koblinger. HyperLynx inneholder over 260 innebygde protokoller som lar brukeren sømløst designe og verifisere høyhastighets serielle kanaler. Compliance-veiviseren er utformet for å analysere serielle koblinger basert på disse standardprotokollene uten leverandørspesifikke modeller. SerDes Batch-veiviseren er designet for å analysere serielle koblinger ved hjelp av leverandørspesifikke IBIS-AMI-modeller. Både veiviserne Compliance og SerDes Batch tilbyr omfattende rapportering, med integrerte arbeidsflyter mellom design og verifisering før og etter layout. I tillegg kan 3D-områder for via strukturer detekteres og løses automatisk ved hjelp av den integrerte fullbølge 3D-elektromagnetiske løseren, samtidig som den støtter parallellisering gjennom Jobbfordeling.

HyperLynx inkluderer et generelt signal- og strømintegritetsverktøy for design og verifisering av elektroniske systemer. Refleksjoner og krysstale simuleres enkelt i HyperLynx interaktivt ved bruk av et virtuelt oscilloskop eller i en batchmodus der brukeren kan dra nytte av å simulere flere nett eller til og med hele designet. Brukere kan utforske hvordan elementer inkludert overføringslinjer, vias, passive komponenter, drivstyrker, termineringsteknikker og stablingsvariasjoner påvirker refleksjoner og krysstale.

IBIS-AMI står for Input/Output Buffer Information Specification - Algorithmic Modeling Interface. AMI er en utvidelse av IBIS-modelleringsformatet, og brukes til å simulere oppførselen til en enhet som en SerDes transceiver utjevningskrets. HyperLynx støtter IBIS-AMI-modeller for bruk i SerDes Batch-veiviseren, og for DDR5- og Low-Power DDR5 (LPDDR5) simuleringer.

HyperLynx kan brukes til å utføre både design og verifisering av høyhastighetsdesign. Pre-layoutfasen betraktes ofte som design, mens post-layout betraktes som verifisering. HyperLynx LineSIM lar brukeren designe grensesnitt ved å utforske avveininger med rutetopologier, drivstyrker og termineringsordninger blant andre. Målet er at pre-layout eller design er å utvikle regler og begrensninger for å drive PCB-layout. HyperLynx BoardSim brukes til å bekrefte at disse designbegrensningene er realisert ved å verifisere krav gjennom et system med interaktiv simulering og veivisere.

Det er mange tankeskoler angående signal- og kraftintegritetssimuleringsmetoder. Siemens anbefaler den progressive verifiseringsmetodikken. Progressiv verifisering er en metodikk som tar sikte på å fjerne de enkleste problemene raskt og effektivt ved bruk av automatisert designregelkontroll gjennom HyperLynx DRC. Etter at enkle problemer er identifisert og løst, kan brukeren kjøre simuleringer ved hjelp av teknologibaserte modeller. Disse grunnleggende modellene identifiserer ytelse mot standarder og gjør det mulig for brukeren å raskt kjøre simuleringer for å identifisere signaler som kan kreve ytterligere analyse. Det siste trinnet er å kjøre analyse ved hjelp av leverandørspesifikke modeller. Disse modellene er de mest nøyaktige, men krever også mest dyktighet og kunnskap. Ved å bruke progressiv verifisering er flere ingeniører i stand til å kjøre analyser tidlig og ofte, ikke bare øke effektiviteten i designprosessen, men spare de tøffeste problemene for ekspertene.