HyperLynx

Modellering og simulering brukes til å ta designbeslutninger ved å utforske krets- og layouttopologier og deres oppførsel. Simulering gir et «virtuelt brødbrett» der vi kan koble det vi vil og hvordan vi vil, for å se hvordan det fungerer. Vi endrer designet interaktivt og resimulerer for å se effekten av designavveininger. HyperLynx-simulering rapporterer viktige beregninger for designytelse som kan sammenlignes med nødvendige verdier for å avgjøre om designet består eller mislykkes, og med hvor mye.

Designsimulering utføres før PCB-layout for å definere de fysiske designreglene som brukes til å plassere og rute brettet. Når verktøyene våre brukes til PCB-layout, blir designbegrensninger definert i HyperLynx overført til PCB-oppsettet automatisk. Når forhåndsdesignsimuleringer er fullført, etableres forventede verdier for driftsmarginer for design.

Når designet er komplekst og marginene er stramme, kan det være for mange mulige designavveininger å utforske med interaktiv modellering og simulering. HyperLynx har flere automatiserte optimalisatorer som vil forbedre designytelsen basert på spesifikke ytelsesberegninger. Ulike metoder brukes avhengig av applikasjonen og størrelsen på designrommet som skal utforskes. For enkle tilfeller er swept-parameteranalyse enkel å sette opp og gir resultater som er enkle å tolke. I mellomtilfeller brukes ekspertbaserte algoritmer for å velge designalternativer for leting basert på applikasjonsspesifikk kunnskap. I de største, mest komplekse tilfellene brukes responsoverflateteknikker, med avanserte algoritmer som automatisk styrer avveiningen mellom riktig prøvetaking av et stort designrom og nullstilling på områder med optimal ytelse. Utgangen fra hver optimaliseringsprosess er et forbedret sett med designparametere og regler som kan kjøres inn i PCB-layout.

Verifikasjonsanalyse og simulering brukes for å sikre at det ferdige designet er klart for neste trinn i designprosessen. HyperLynx utfører verifisering på både skjematisk og PCB-layoutnivå:

• Skjematisk verifisering sikrer at de fangede kretsene er funksjonelt og elektrisk korrekte. Det nytter ikke å investere tid og krefter i modellering og simulering hvis komponentene er feilkoblet, signaler ikke er riktig avsluttet, eller enheter bruker inkompatible spenningsnivåer. Skjematisk verifisering gjør at disse (og mange andre) problemene kan identifiseres og korrigeres på forhånd i designsyklusen.
• PCB-verifisering etter layout undersøker brettet slik det faktisk ble lagt ut for å sikre at designreglene ble fulgt riktig, og at det ikke er noen utilsiktede konsekvenser forbundet med den endelige utformingen. Designregler er ufullkomne og er ofte umulige å følge nøyaktig. HyperLynx bruker en unik «progressiv verifisering» -metodikk for å utføre analyser i etapper, hver mer detaljert og nøyaktig enn den forrige. Denne unike flyten løser så mange potensielle designproblemer som mulig, så raskt som mulig, samtidig som det krever så lite brukeranalysespesifikk ekspertise som mulig.

Verifikasjonsanalyse trenger ikke å vente til skjematisk eller tavelayout er fullført - faktisk, jo tidligere analyse utføres i designprosessen, jo bedre. Deler av designet kan verifiseres og implementeres, slik at problemer kan identifiseres og løses. Å finne problemer tidlig betyr at andre deler av designet ikke påvirkes, som ofte er tilfelle når analysen bare utføres når designet er fullført.

Ekspertreglbasert verifisering erstatter tradisjonelle manuelle designvurderinger med automatisert skanning av et design basert på konfigurerbare regler. Dette identifiserer mulige designproblemer raskt og nøyaktig, selv om ikke alt som er flagget av en regelbasert skanner vil være et problem; flaggede elementer må gjennomgås og håndteres på riktig måte. Fordelene med regelbasert verifisering er at analysen er rask, resultatene peker på spesifikke områder av designet som trenger gjennomgang, og identifisering av problemer skjer mye tidligere og enklere enn med modellering og simulering.

Skjematisk verifisering

HyperLynx Schematic Analysis (HL-SA) sikrer at skjemaene er logisk og elektrisk korrekte rett foran i designsyklusen. Dette forhindrer at feil overføres til simulering eller brettoppsett, der det ville være vanskeligere å finne disse problemene og også kreve etterfølgende omarbeiding av designet.

PCB-layoutverifisering

HyperLynx DRC (HL-DRC) erstatter tradisjonell, feilutsatt manuell visuell inspeksjon etter oppsett med rask, automatisert analyse som kan finne problemer relatert til analog, EMI, signal- og strømintegritet, emballasje og samsvarsbaserte elektriske sikkerhetsproblemer. HL-DRC lager en detaljert liste over problemene den finner, sammen med muligheten til å vise hver enkelt og markere problemområder grafisk.

HyperLynx AMS utvider standard SPICE-basert kretsanalyse til å inkludere modellering og simulering av elektromekaniske, termiske og andre domener i den bredere systemkonteksten. Drevet fra de samme skjemaene som brukes til PCB-layout og i stand til å inkludere effekten av PCB-layout i simuleringer, gir HyperLynx AMS et virtuelt miljø for kretsdesign og analyse som vil akselerere design- og verifiseringsprosessen.

HyperLynx SI DDRx gir unik, fullstendig grensesnittverifisering for DDR-grensesnitt ved å kombinere signalintegritetssimulering med tidsanalyse for å kontrollere alle signalintegritetsbegrensninger og tidsforhold mellom signaler. HyperLynx utfører JEDEC-protokollbevisst, kontrollerspesifikk analyse og støtter DRAM-teknologier inkludert DDR3/LPDDR3, DDR4/LPDDR4 og DDR5/LPDDR5.

HyperLynx SI GHz gjør det mulig å verifisere alle Serdes-baserte serielle koblinger i designene dine ved å kombinere automatisert layoutekstraksjon og 3D EM-modellering med en automatisert samsvarsanalyseprotokoll. HyperLynx kan utføre detaljert protokollspesifikk analyse for over 250 forskjellige protokoller og varianter, og gir den bredeste dekningen av ethvert EDA-verktøy. Selv om designet ditt har hundrevis av serielle koblinger, kan HyperLynx analysere dem alle og fortelle deg hvilke som passerte, hvilke som mislyktes og hvor mye.

Moderne design trenger strøm - ofte mye av det ved svært lave spenninger. Høy effekt og lav spenning betyr at impedansen til Power Delivery Network (PDN) må være veldig lav. HyperLynx analyserer oppførselen til designets PCB på både DC og AC for å sikre at komponentene får strømmen de trenger, ved spenningene de trenger, på frekvensene de trenger.

HyperLynx DC Drop analyserer steady-state strømflyt for å sikre at komponenter får tilstrekkelig spenning og at strømmen i kraftplan og strømviaer ikke overskrider sikre nivåer. Overflødig strømtetthet kan overopphete områder av brettet og forårsake brettfeil.

HyperLynx frakobling analyse sikrer at transiente krav til tilleggsstrøm forårsaket av IC-bryteratferd vil bli pålitelig tilfredsstilt. Moderne PDN bruker et hierarki av frakoblingskapasitans for å betjene disse kravene; komponentverdier, ruting og plassering er kritiske. HyperLynx modellerer den komplette PDN-strukturen for å sikre at komponentene får kraften de trenger for å kjøre i full hastighet.

Z-planlegger Enterprise optimaliserer prosessen med å definere stablingskrav og dokumentere disse kravene tidlig i designprosessen, og sikrer at signalintegritetssimuleringer før oppsett er basert på de mest nøyaktige laminatdataene som er tilgjengelige ved hjelp av en konsistent stackup-designmetodikk.

Z-planner Enterprise forbedrer stablingsdesignprosessen ved å tilby en nøyaktig feltløser, et tapsplanleggingsmiljø, og et komplett dielektriske materialbibliotek - alt sømløst grensesnittet i et intuitivt signalintegritetslayout. Dette gjør det mulig for brukere å modellere den mest nøyaktige stabelen mulig fra starten. Modellere dobbeltsidig kobbergrovhet, beregne sporbredder basert på materialglassvev og optimaliser sekvensiell laminering.