Bygg videre på Tessent RTL-redigeringsfunksjonene med RTL Pro, som gjør det mulig for designere å utnytte ledende verktøy for å fortsette shift-venstre-skyvingen, slik at VersaPoint og LBIST-OST testpunkter kan settes inn i design-RTL.
Fortsett å bruke tredjeparts syntese- og verifiseringsverktøy for optimalisering av tilsatt DFT-logikk under syntese, slik at bare skanneinnsetting skal utføres på portnivå. Logikken som er satt inn er RTL; utgangsdesignet forblir RTL.
Sett inn x-bounding og VersaPoint testpunktsteknologi i design-RTL, for å forbedre dekningen og redusere antall mønstre.
Bruk samme RTL for syntese og verifisering for å forbedre ytelsen og forkorte designtiden. Skriving av testinnsatt RTL gjør det mulig for synteseverktøy å optimalisere DFT-logikken. Bekreftelsesverktøy fungerer raskere når de brukes med RTL.
Automatiser analysen og innsettingen av testpunkter, omslagsceller og x-avgrensende logikk tidligere i designflyten, på RTL-nivå. Tessent RTL Pro håndterer komplekse Verilog- og SystemVerilog-konstruksjoner og opprettholder utseendet og følelsen av den originale RTL-designen. Resulterende RTL-utgang forenkler strømmen av nedstrømsverktøy som gjør det mulig for syntese å redegjøre for testlogikken som er lagt til designet.
