Tessent DefectSim er en defekt simulator på transistornivå for analoge, blandede signaler (AMS) og ikke-skannede digitale kretser. Den måler feildekning og defekttoleranse og er perfekt for både høyvolum og høy pålitelighet IC-er.
Forbedre AMS-sikkerhet, testkvalitet og tid. Tessent DefectSim erstatter manuell testdekningsvurdering i AMS-kretser, genererer objektive data for å veilede forbedringer som trengs for å oppfylle kvalitets- og funksjonelle sikkerhetsstandarder og testdekningsmål.
Bygget på defektinjeksjonsteknikkene på transistornivå som brukes i TestKompress Cell-Aware ATPG for skannbare digitale kretser, er DefectSIM egnet for industrielle kretsblokker som inneholder hundrevis eller tusenvis av transistorer.
Generer et sammendrag som viser sannsynlighetsvektet defektdekning, konfidensintervall og en matrise som viser hver feil og om den ble oppdaget av en sviktende testgrense eller en digital utgang.
Reduser total simuleringstid dramatisk sammenlignet med simulering av produksjonstester og flatekstraherte layoutnettlister i klassisk SPICE på parallelle CPUer.
Vi evaluerte Tessent DefectSim på flere bilkretser og konkluderte med at det er en høyautomatisert og fleksibel løsning som veileder forbedringer i test- og design-for-test-teknikker og lar oss målbart forbedre feildekningen av analoge tester.
Fordyp deg i rollen som analog feilsimulering av bilfunksjonell sikkerhet og utforsk utfordringene, applikasjoner, fordeler og innvirkning av analog feilsimulering på brikkedesign og overholdelse av sikkerhetsstandarder.
