En omfattende portefølje av minne-VIP-løsninger for I3C og I2C som brukes av system-on-chip (SoC) og IP-designere for å sikre omfattende verifisering og samsvar med protokoll og timing. Avery Verification IP for Control/Serial Buses implementerer et komplett sett med modeller, protokollkontroller og samsvarstestsuite i 100% native SystemVerilog og UVM.
Leveranser
- I3C/I2C/SMBus master og slave BFM-er
- Compliance testsuite
- Brukerveiledning