Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?

Oversikt

Dette Visualizer Debug Environment

Høy ytelse, skalerbar, kontekstbevisst feilsøking som støtter den komplette logiske verifiseringsflyten, inkludert simulering, emulering, prototyping, testbenk, lav effekt og påstandsanalyse. Visualizer er intuitiv og enkel å bruke og forbedrer feilsøkingsproduktiviteten til dagens komplekse SoCer og FPGAer.


Ta kontakt med vårt salgsteam 1-800-547-3000

Kretskort med elektroniske komponenter og spor opplyst av blått lys
Viktige funksjoner

Feilsøk komplekse, blandede verifiseringsmiljøer

Questa Visualizer Debug Environment har flere funksjoner som forbedrer feilsøkingsproduktiviteten for SystemVerilog/UVM, transaksjonsnivå, RTL, gate-nivå og lavstrømsdesign og verifisering. Det gir et komplett sett med synkroniserte visninger for analyse av bølgeformer, kildekode og tilkobling.

Dette Visualizer Debug Environment

Utvalgte ressurser

Visualizer Debug Environment

Kommende og on-demand arrangementer

Se alle tilgjengelige Questa Visualizer og feilsøk videoopptak på Verifikasjonsakademi.

Klar til å snakke med noen i dag?

Vi står klar til å svare på spørsmålene dine.

Ta kontakt med vårt salgsteam 1-800-547-3000

Lær mer

Verifikasjonsakademi

Verification Academy gir ferdighetene som er nødvendige for å modne en organisasjons funksjonelle verifiseringsprosessfunksjoner, og gir en metodisk bro mellom verdiforslag på høyt nivå og detaljer på lavt nivå.

Verification Horizons blogg

Innsikt og oppdateringer om konsepter, verdier, standarder, metoder og eksempler for å hjelpe til med forståelsen av hva avanserte funksjonelle verifiseringsteknologier kan gjøre og hvordan de kan brukes mest effektivt.

Verifikasjonshorisonter

Verification Horizons-publikasjonen gir konsepter, verdier, metoder og eksempler for å hjelpe til med forståelsen av hva avanserte funksjonelle verifiseringsteknologier kan gjøre og hvordan de kan brukes mest effektivt.