Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?
IC fysisk verifisering og optimalisering

EDA-plattform for IC-verifisering og DFM-optimalisering

Ubarmhjertig vekst i verifiserings- og produksjonskrav utfordrer IC-designselskaper til å levere toppmoderne, konkurransedyktige produkter i tide til raskt bevegelige markeder. For å lykkes trenger bedrifter EDA-verktøy som kan levere pålitelige resultater og hjelpe dem med å nå sine markedsmål.

Fysisk verifisering

Ikke bare har antallet designregelkontroller økt, men kontrolltyper og operasjoner har vokst drastisk, noe som gir økt behovet for mer og raskere beregning samtidig som nøyaktighet og presisjon opprettholdes.

Kretsverifisering

Tette og hierarkiske oppsett, økende kretskompleksitet, og intrikate støperiregler betyr at kjøring og feilsøking av LVS og parasitter for å sikre kretsforutsigbarhet kan være en tidkrevende og ressurskrevende innsats.

Pålitelighetsverifisering

Økende designkompleksitet og økt fokus på pålitelighet på alle nivåer av brikkedesign, fra IP til fullbrikke, gjør nøyaktig og full verifisering av IC-pålitelighetsproblemer avgjørende, men utfordrende.

Design for produksjon

DFM-optimalisering hjelper designere med å balansere kraft, ytelse og område mot produserbarhet, men konsekvent anvendelse av flere optimaliseringsstrategier er ofte en vanskelig og krevende oppgave.

Brukervennlighet

Designere må administrere og navigere mellom flere design- og verifiseringsverktøy gjennom hele designflyten. Manuelle påkallinger, tilpasset grensesnittkode og mangel på konsekvent presentasjon reduserer produktiviteten og ensartetheten.

Resources

Calibre Design Solutions