Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?

FPGA-design

Er din FPGA-designflyt klar for den nye klassen av design rettet mot de nyeste komplekse FPGAene? Sliter du med punktverktøy som ikke fungerer sammen? Er du i stand til å oppfylle QoR-målene dine i ønsket budsjett? Kan PCB- og FPGA-teamene samarbeide for å oppnå de generelle systembegrensningene?

Siemens EDAs komplette FPGA designflyt

Siemens EDAs FPGA-designløsninger leverer en integrert FPGA-designoppføring, syntese, verifisering, ekvivalenskontroll og PCB-designplattform som fremskynder FPGA-design fra opprettelse til bord, og oppfyller designens QoR-mål og systembegrensningskrav.

Et flytskjema som illustrerer Siemens FPGA designflytprosess.
Trender og teknologi

Ny klasse av FPGA-design og metoder

FPGAer blir i økende grad brukt i raskt utviklende markedssegmenter (som 5G, ML og AI) og sikkerhetskritiske/design med høy pålitelighet. Denne klassen av design krever bruk av nyere metoder som HLS eller SEE-begrensning. I tillegg gir det utfordringer å feilsøke og verifisere disse store designene.

Sikker og pålitelig FPGA-design

For sikkerhetskritiske konstruksjoner gir Precision Hi-Rel feilsikre mekanismer (deteksjon, maske, demping) for å redusere sannsynligheten for at myke feil oppstår og utbredes på grunn av stråling, vibrasjon eller andre miljøforhold.

Akselerere C++/SystemC Design på FPGAer

Tett integrasjon og bedre aritmetisk operatørestimering mellom Catapult og Precision FPGA Synthesis-verktøy er avgjørende for å oppnå optimal QoR og raskere tid til designlukking for C ++/SystemC-design.

Er simulering på gate-nivå for treg?

Integrasjon mellom FormalPro og Precision FPGA Synthesis-verktøyet sikrer størrelsesordener raskere verifisering av syntetisert nettliste på gate-nivå mot gylne RTL-design med komplekse DSP og RAM-er.