Utfordringer i digital implementering
Håndtering av designkompleksitet, ytelses/effekt/arealmål og time-to-market er avgjørende utfordringer i moderne SoC-design. Designregelkompleksitet og møtetidspunkt gjør designlukking mer utfordrende enn noensinne, og krever et paradigmeskifte i sted-og-rute.
Oppnå DRC-nedleggelse
Omfattende bruk av teknologi med flere mønstre, EUV-litografi og celler med blandet høyde kompliserer plassering og ruting. Grunnleggende endringer i sted-og-rute-teknologi er nødvendige for effektivt å oppnå DRC-nedleggelse.
Levering av konkurransedyktig PPA
Markedet ønsker IC-er med lavest strømforbruk og høyeste ytelse. Gjennombruddsoptimaliseringsteknologier kan minimere kraften mens du oppnår timing- og områdemål og kontrollerer utviklingskostnadene.
Reduserer tiden til stenging
Nøyaktig timingsestimering etter ruten er vanskeligere enn noen gang med økningen i tråd/via motstand. Unngå gjentakelser, forbedre PPA, og reduser tiden til stenging ved å trekke detaljrutesynlighet tidligere i flyten.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Vi presenterer Aprisa: En sted-og-rute-programvareløsning
Aprisa-sted-og-rute-plattformen er en detaljrute-sentrisk løsning på utfordringene med moderne digital IC-implementering.
