Effektivitet
all
Designet for å møte utfordringene ved DFT-validering
Håndter effektivt netlist- eller registeroverføringsnivå (RTL) ved full-chip System-on-Chip (SoC) for designstørrelser opp til 40B-porter.
Design for test
Veloce DFT App
Enten du kjører en tradisjonell strukturell test, minneinnebygd selvtest (MBIST) eller mer avansert design for test (DFT), formater som parametrisk, I/O-karakterisering og til og med funksjonstest, kan Veloce DFT App håndtere alle de forskjellige DFT-testmodusene som kjøres på produksjons-SoCer
Ta kontakt med vårt salgsteam 1-800-547-3000
Hvorfor Veloce DFT App?
Veloce Design-for-Test (DFT) App gir en skift-venstre-tilnærming til design for validering av testmønster. Veloce DFT App er en emulasjonsoptimalisert DFT-mønstervalideringsflyt som er raskere enn tradisjonell programvaresimulering. DFT-appen er kompatibel med alle de forskjellige typene testmønstre som kjører på ATE (automatisert testutstyr). Veloce DFT App er fullt kompatibel med Veloce Fault App for å måle feildekning nøyaktig eller gi en funksjonell feilgraderingsmåling. Den brukes sammen med Veloce Power App, kraftprofilering og estimering av mønsteret for å sikre et svært robust produksjonsprogram.
- Valider alle mønstre for korrekthet før forsendelse til produksjon
- Standard testgrensesnittspråk (STIL)
- Støtt alle mønstre som kjører på ATE tester
- DFT App er optimalisert for emulering
- Utnytter Co-modell streamingbåndbredde
- Øk feildekningen ved bruk av Veloce Fault App
- Kraftprofilering og estimering av mønstre ved bruk av Veloce Power App
- Reduser sim-tiden
Akselerasjon
all
Oppnå flere størrelsesordener akselerasjon
Veloce DFT overgår tradisjonell simulering med størrelsesordener. I noen tilfeller så mye som 16K ganger ytelsen
Standarder
all
Støtte for de vanligste ATE-filtypene
Veloce DFT App støtter bransjeomfattende Standard Test Interface Language (STIL) filformat
Nøkkelattributter
DFT-mønstervalidering
Antall testmønstre som må kjøres for å validere en SoC fullt ut koster tid og penger. Disse store mønstersettene må være robuste og fungere under første silisium, slik at de ikke setter produksjonsplanen i fare. Med Veloce DFT App og emulasjonsbasert akselerasjon på opptil 10 000 ganger raskere enn programvaresimulering, kan en mer formell valideringsprosess etableres for å oppnå målrettede mål.
Funksjonell feilgradering
Med Veloce DFT utføres en strukturell analyse av designet for å utrydde dekningshull i produksjonsprogrammet. Når dette settet med feil er funnet, og en stimuli er opprettet, automatiserer Veloce DFT og Fault Apps fullstendig prosessen med å kjøre testen og injisere feilene på en iterativ måte. Den resulterende feildekning kan slås sammen med ATPG-dekningsdatabase for endelig testprogramdekning.
Effektestimering og analyse
Strukturelle DFT-testmetoder legger til ekstra ikke-funksjonell testlogikk i designet, der strømnett og layout av designet kanskje ikke er optimalisert for denne ekstra logikken som fører til strøm-, temperatur- og hastighetshendelser ved tester som kan redusere utbyttet og påvirke prosjektinntektene. Veloce DFT App sammen med Veloce Power App kan gi et innblikk i krafthendelser og estimater tidlig i design og planlegging.
