Guided-tilfeldig syntetisk layoutgenerering
Calibre LSG lager produktlignende DRC-Clean-layout og/eller kompleks layout for å stresse DR-hjørner, leverer oppsett som ingeniørteam kan teste for løsningene sine, og muliggjør samarbeid på tvers av bedrifter/tvers av team gjennom deling av syntetiske testtilfeller uten proprietære IP-begrensninger.
Fremskynde tidlig prosessnodeutvikling og DTCO
Calibre LSG gir brukerkonfigurerbar guided-tilfeldig layoutgenerering for å produsere DRC-rene designstoffer for optisk og elektrisk testbrikkeutvikling. Calibre LSG forkorter sløyfen for å bygge testbrikker for silisiummålinger og driver prosessforbedring raskere.
PDK utvikling og kvalitetssikring
Caliber LSG kan brukes til kvalitetsutvikling av DRC-regeldekk og PDK-forbedringer. Calibre LSG kan generere DRC-Clean-layout, oppsett som understreker DR-hjørnekombinasjoner, samt oppsett med bevisst injiserte DR-brudd for å verifisere DRC-regeldekkets kvalitet og fullstendighet.
Aktiver tidlig maskinlæringstrening
Calibre LSG gir oppsett som inneholder ekte litografihotspot-informasjon for maskinlæringstrening når ekte designdata ikke er tilgjengelige. ML-treningsdatasettene kan berikes ved å forbedre layoutplassdekningen ved hjelp av Calibre LSG, og nøyaktig ML-motor kan trenes for EDA ML-applikasjoner for hotspot-prediksjon tidlig i utviklingssyklusen.
Klar til å lære mer om Calibre?
Vi står klar til å svare på spørsmålene dine! Ta kontakt med teamet vårt i dag
Ring: 1-800-547-3000
Calibre konsulenttjenester
Vi hjelper deg med å ta i bruk, distribuere, tilpasse og optimalisere dine komplekse designmiljøer. Direkte tilgang til ingeniør- og produktutvikling lar oss utnytte dyp domene- og fagkompetanse.
Støttesenter
Siemens Support Center gir deg alt på ett brukervennlig sted -
kunnskapsbase, produktoppdateringer, dokumentasjon, støttesaker, lisens/bestillingsinformasjon og mer.
Kaliber IC-design og produksjon
Calibre-verktøypakken leverer nøyaktig, effektiv, omfattende IC-verifisering og optimalisering på tvers av alle prosessnoder og designstiler samtidig som ressursbruk og tapeout-planer minimeres.