Innovativ kontekstbevisst SPICE-simulering forbedrer elektrostatisk utladningsanalyse for store design
Med den økende kompleksiteten, økningen i transistorantall og krympende dimensjoner av IC-er, viser ESD-verifisering seg å være en betydelig utfordring ved avanserte noder. Tradisjonell ESD-verifisering ved bruk av parasittisk ekstraksjon etterfulgt av simuleringsprogram med SPICE (Integrated Circuit Vekting) -simulering sliter med å nøyaktig modellere den dynamiske oppførselen til kretsene i store design, og for å gi simuleringsresultater i praktiske kjøretider på stor blokk eller fullt brikkenivå. Calibre PERC kontekstbevisste SPICE-simulering samler det beste fra både de statiske og dynamiske tilnærmingene, kombinerer den fysiske utformingen av en komponent med dens elektriske implementering, og analyserer denne informasjonen for å evaluere ESD-robustheten. Denne kontekstbevisste SPICE-simuleringsflyten gjør det mulig for designere å oppnå nøyaktig ESD-analyse for de største designene på enhver prosessnode.

