Oversikt
Calibre YieldAnalyzer
Calibre YieldAnalyzer-verktøyet undersøker en layout og scorer designet for både kritisk områdeanalyse og DFM-scoring. Det intuitive grensesnittet hjelper designere med å analysere resultatene slik at de vet hva, hvor og hvordan de mest kan forbedre designene sine for produserbarhet.
Ta kontakt med vårt tekniske team: 1-800-547-3000
Omfattende løsning for designoptimalisering
Calibre YieldAnalyzer-verktøyet støtter mange av de ledende støperiene. Calibre YieldAnalyzer-teknologi støtter CAA, DFM-scoring og via redundanskontroll. Det hjelper kunder med å analysere design slik at de kan optimalisere oppsett for produksjon.
Aktiverer DFM-poengsum
DFM-scoring kvantifiserer designfølsomhet for et systemisk problem som representert av et regeldekk. For å implementere DFM-scoring konfigureres et regeldekk med en liste over anbefalte regler og estimater for vektingsfaktorer for hver regel, basert på grundreanbefalte regelprioriteringer.
CAA & Via redundanspoengdesign for tilfeldige feil
Calibre YieldAnalyzer-verktøyet utfører kritisk områdeanalyse på alle base- og sammenkoblingslag for å identifisere områder i en layout med overdreven sårbarhet for tilfeldige partikkelfeil, for eksempel kortslutninger og åpninger. Et CAA-dekk er konfigurert med laginformasjonsstøperifeiltetthetsfordelingene for hver prosess og defekttype (åpen/kort).
Klar til å lære mer om Calibre?
Vi står klar til å svare på spørsmålene dine! Ta kontakt med teamet vårt i dag
Ring: 1-800-547-3000
Calibre konsulenttjenester
Vi hjelper deg med å ta i bruk, distribuere, tilpasse og optimalisere dine komplekse designmiljøer. Direkte tilgang til ingeniør- og produktutvikling lar oss utnytte dyp domene- og fagkompetanse.
Støttesenter
Siemens Support Center gir deg alt på ett brukervennlig sted -
kunnskapsbase, produktoppdateringer, dokumentasjon, støttesaker, lisens/bestillingsinformasjon og mer.
Kaliber IC-design og produksjon
Calibre-verktøypakken leverer nøyaktig, effektiv, omfattende IC-verifisering og optimalisering på tvers av alle prosessnoder og designstiler samtidig som ressursbruk og tapeout-planer minimeres.