Utfordringer i digital implementering
Håndtering av designkompleksitet, ytelses/effekt/arealmål og time-to-market er avgjørende utfordringer i moderne SoC-design. Designregelkompleksitet og møtetidspunkt gjør designlukking mer utfordrende enn noensinne, og krever et paradigmeskifte i sted-og-rute.
Oppnå DRC-nedleggelse
Omfattende bruk av teknologi med flere mønstre, EUV-litografi og celler med blandet høyde kompliserer plassering og ruting. Grunnleggende endringer i sted-og-rute-teknologi er nødvendige for effektivt å oppnå DRC-nedleggelse.
Leverer konkurransedyktig PPA
Markedet ønsker IC-er med lavest strømforbruk og høyeste ytelse. Gjennombruddsoptimaliseringsteknologier kan minimere kraften mens du oppnår timing- og områdemål og kontrollerer utviklingskostnadene.
Reduserer tiden til stenging
Nøyaktig timingsestimering etter ruten er vanskeligere enn noen gang med økningen i tråd/via motstand. Unngå gjentakelser, forbedre PPA, og reduser tiden til stenging ved å trekke detaljrutesynlighet tidligere i flyten.
Plass-og-rute ryster opp digital IC-design
PowerFirst implementeringsteknologi
Reduser det totale strømforbruket for strømfølsomme applikasjoner
Detaljer-rute-sentrisk syntese
Realiser rask designlukking og løs avanserte utfordringer med høy ledning/via resistivitet
Sertifisert av ledende støperier
Sertifisert av ledende støperier gjennom 4 nm og rask ramping på 3 nm sertifiseringer
Introduksjon Aprisa: En sted-og-rute-programvareløsning
De Aprisa sted-og-rute-plattform er en detaljrute-sentrisk løsning på utfordringene med moderne digital IC-implementering.
