Design ved avanserte prosessnoder krever styring av den økende brikkens kompleksitet, kortere tidsplaner og høyere utviklingskostnader. AprisaDen detaljerte rutesentriske arkitekturen leverer på disse utfordringene med raskere designlukking og mer forutsigbar PPA for RTL-til-GDS-flyter.
Aprisa digital implementering er en RTL-til-GDS-løsning som tilbyr komplett syntese og sted-og-rute-funksjonalitet for hierarkiske design på toppnivå og implementering på blokknivå. Det er båndkvalitetskorrelasjon med signeringsverktøy, både for STA-timing og DRC, reduserer designlukking og sikrer optimal ytelse, kraft og areal (PPA).
Aprisa tilbyr komplett RTL-til-GDS-støtte inkludert fysisk bevisst RTL-syntese. Den detaljrutesentriske arkitekturen med enhetlig hierarkisk datamodell og delte grunnlagsmotorer, pluss innebygde AI-teknologier, gir raskere og mer forutsigbar PPA-avslutning og rask økning i produktivitet.
Aprisa tilbyr komplett funksjonalitet for hierarkisk design på toppnivå og implementering på blokknivå for komplekse digitale design. Dens detaljrutesentriske arkitektur, enhetlige hierarkiske datamodell og delte grunnmotorer muliggjør rask designlukning og optimal resultatkvalitet (QoR).
AprisaDen detaljerte rutesentriske arkitekturen og enhetlige hierarkiske datamodell muliggjør effektiv og hyppig kommunikasjon mellom fysisk bevisst RTL-syntese, plasseringsoptimalisering, CTS-optimalisering og detaljert ruting for forbedret resultatkvalitet, reduserte iterasjoner og raskere designkonvergens.
Optimalisering i hierarkiet (iHO) utfører tidsavslutning på øverste nivå og blokknivå samtidig, noe som eliminerer behovet for tidsbudsjettering eller utflating av design. Dette gjør det mulig å minimere antall ECO-iterasjoner, noe som resulterer i en reduksjon av innsatsen for tidsstenging, fra uker til dager.
Aprisa leverer optimal PPA direkte fra esken. Dette hjelper fysiske designere med å redusere innsatsen på hvert trinn i RTL-til-GDS-flyten og oppnå raskere time-to-market.
Aprisa opprettholder detaljert rutingsinformasjon på de kritiske nettene gjennom RTL-til-GDS-flyten, reduserer antall designutterasjoner og oppnår raskere designlukking.
Aprisa AI omdefinerer RTL-til-GDS digital implementering ved sømløst å integrere AI i kjernen av flyten. Automatisk designutforskning, innebygd naturlig språkgrensesnitt og AI Agent-funksjoner, for å øke produktiviteten.
AprisaKorrelasjonen med bransjens standard signeringsverktøy oppnår design PPA raskere ved å eliminere behovet for ekstra beskyttelsesbånd, og redusere antall ECO-iterasjoner, noe som resulterer i kortere tid til signering.
PowerFirst-modus i Aprisa gjør det mulig for designere å implementere for best kraft først, og deretter konvergere med best ytelse. Denne teknikken oppnår bedre kraft for kraftsentriske design, uten å ofre ytelsen.
Enten fysiske designere ønsker å implementere svært komplekse design eller tapeout på kortest tid, Aprisa opererer stort sett out-of-the-box for å levere PPA- og designberegningene som betyr mest, for et gitt digitalt IC-designprosjekt.
Nå ut med spørsmål eller kommentarer. Vi er her for å hjelpe!
