Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?
En 3D-illustrasjon av et kretskort med forskjellige komponenter og ledninger.
Avansert 3D IC-designflyt

3D IC-design og emballasjeløsninger

En integrert IC-emballasjeløsning som dekker alt fra planlegging og prototyping til signering for ulike integrasjonsteknologier som FCBGA, FOWLP, 2.5/3DIC og andre. Våre 3D IC-emballasjeløsninger hjelper deg med å overvinne begrensningene ved monolitisk skalering.

Bildet er en logo med blå bakgrunn og en hvit kontur av en persons hode med en krone på toppen.

En prisbelønt løsning

Vinner av 3D Incites Technology Enablement Award

Hva er 3D IC-design?

Halvlederindustrien har gjort store fremskritt innen ASIC-teknologi de siste 40 årene, noe som har ført til bedre ytelse. Men etter hvert som Moores lov nærmer seg grensene, blir skaleringsenheter vanskeligere. Krympende enheter tar nå lengre tid, koster mer og byr på utfordringer innen teknologi, design, analyse og produksjon. Dermed går det inn i 3D IC.

Hva driver 2.5/3D IC?

3D IC er et nytt designparadigme drevet av den avtagende avkastningen av IC-teknologiskalering, AKA Moore's Law.

Kostnadseffektive alternativer til monolitiske løsninger

Alternativer inkluderer nedbrytning av et System-on-Chip (SOC) i mindre underfunksjoner eller komponenter kjent som «chipletter» eller «hard IP», og bruk av flere dyser for å overvinne begrensningene pålagt av størrelsen på en retikkel.

Høyere båndbredde/lavere effekt

Oppnådd ved å bringe minnekomponenter nærmere behandlingsenhetene, redusere avstanden og ventetiden ved tilgang til data. Komponenter kan også stables vertikalt, noe som gir kortere fysiske avstander mellom dem.

Heterogen integrasjon

Det er flere fordeler med heterogen integrasjon, inkludert muligheten til å blande forskjellige prosess- og teknologinoder, samt muligheten til å utnytte 2,5D/3D-monteringsplattformer.

3D IC-designløsninger

Våre 3D IC-designløsninger støtter arkitektonisk planlegging/analyse, fysisk designplanlegging/verifisering, elektrisk og pålitelighetsanalyse og test/diagnostisk støtte gjennom produksjonsoverlevering.

Et Siemens Innovator 3D IC Newsroom med en person som står foran en skjerm som viser en 3D-modell.

Heterogen 2,5/3D-integrasjon

Et komplett system for heterogen systemplanlegging, som tilbyr fleksibel logikkredigering for sømløs tilkobling fra planlegging til endelig system LVS. Floorplanleggingsfunksjonalitet støtter skalering av komplekse heterogene design.

Et salgsfremmende bilde for Aprisa med en person i dress og slips med en uskarp bakgrunn.

3D SoIC-implementering

Oppnå raskere designsyklustider og vei til tapeout med designrutbarhet og PPA-lukking under plasseringsoptimalisering. Optimalisering i hierarkiet sikrer lukking av timing på toppnivå. Optimaliserte designspesifikasjoner gir bedre PPA, sertifisert for TSMC avanserte noder.

Et diagram som viser integrasjonen av et substrat med et blockchain-nettverk.

Implementering av substrat

En enkelt plattform støtter avansert SIP-, chiplet-, silisiuminterposer-, organisk- og glasssubstratdesign, noe som reduserer designtiden med en avansert IP-gjenbruksmetodikk. Kontroll av samsvar i design for SI/PI og prosessregler eliminerer analyse- og signeringsgjentakelser.

En person står foran en bygning med et stort vindu og et skilt på toppen.

Funksjonell verifisering

Denne løsningen verifiserer pakkesammenettlisten mot en «gylden» referansenettliste for å sikre funksjonell korrekthet. Den bruker en automatisert arbeidsflyt med formell verifisering, og kontrollerer alle sammenkoblinger mellom halvlederenheter på få minutter, og sikrer høy nøyaktighet og effektivitet.

Et diagram over et DDR-minnegrensesnitt med et klokkesignal og datalinjer.

Elektrisk simulering og signering

Kjør fysisk layout med analyse i design og elektrisk hensikt. Kombiner silisium/organisk ekstraksjon for SI/PI-simulering med teknologinøyaktige modeller. Forbedre produktiviteten og den elektriske kvaliteten ved å skalere fra prediktiv analyse til endelig signering.

En 3D-illustrasjon av et kretskort med forskjellige komponenter og ledninger tilkoblet.

Mekanisk samdesign

Støtt mekaniske gjenstander i pakkens planløsning, slik at enhver komponent kan behandles som mekanisk. Mekaniske celler er inkludert i analyseeksport, med toveis støtte for XPd og NX gjennom biblioteket ved hjelp av IDX, noe som sikrer sømløs integrasjon.

Bildet viser en bunke bøker med et blått omslag og en hvit logo på forsiden.

Fysisk verifisering

Omfattende verifisering for layouavhengig underlagssignering med Calibre. Det reduserer signeringiterasjoner ved å løse feil gjennom HyperLynx-DRC verifisering i design, forbedrer utbyttet, produserbarheten og reduserer kostnader og skrap.

Et salgsfremmende bilde for Calibre 3D Thermal med et termisk bildekamera med rødt lys på toppen.

Termisk/mekanisk simulering

Termisk løsning som dekker transistor til systemnivå og skalerer fra tidlig planlegging til systemsignering, for detaljert termisk analyse på stansenivå med nøyaktige pakke- og grenseforhold. Reduser kostnadene ved å minimere behovet for testbrikker og bidra til å identifisere problemer med systemets pålitelighet.

Et diagram som viser en prosessflyt med forskjellige trinn og forbindelser mellom dem.

Produktlivssyklusadministrasjon

eCAD-spesifikk administrasjon av bibliotek og designdata. Sikrer WIP-datasikkerhet og sporbarhet, med komponentvalg, bibliotekdistribusjon og modellgjenbruk. Sømløs PLM-integrasjon for produktlivssyklusstyring, produksjonskoordinering, nye delforespørsler og ressursadministrasjon.

Et diagram som viser en multi-die-brikke med forskjellige sammenkoblede komponenter og veier.

2.5D/3D design-for-test

Håndter flere die/chipletter gjennom testing på stansnivå og stabelnivå, som støtter IEEE-standarder som 1838, 1687 og 1149.1. Den gir full tilgang til matrice-in-package, wafer-testvalidering og utvider 2D DFT til 2,5D/3D, ved hjelp av Tessent Streaming Scan Network for sømløs integrasjon.

Et salgsfremmende bilde for Avery med en person som holder en bunke med hvite papirer med et smilefjes på.

Verifisering IP for 3D IC

Eliminer tid brukt på å utvikle og vedlikeholde tilpassede bussfunksjonelle modeller (BFM) eller verifiseringskomponenter. Avery Verification IP (VIP) gjør det mulig for System- og System-on-Chip (SoC) -team å oppnå dramatiske forbedringer i verifiseringsproduktiviteten.

En pressemelding om Solido IP-validering med logo og tekst.

3D IC-design og verifisering

Solido Intelligent Custom IC-plattformen, drevet av proprietær AI-aktivert teknologi, tilbyr ledende kretsverifiseringsløsninger designet for å møte 3D IC-utfordringer, oppfylle strenge krav til signal, kraft og termisk integritet og akselerere utviklingen.

Bildet viser en person som står foran en tavle med et diagram og tekst.

Design for pålitelighet

Sørg for sammenkoblingspålitelighet og ESD-motstandsdyktighet med omfattende punkt-til-punkt-motstand (P2P) og strømtetthetsmålinger (CD) på tvers av dysen, interposeren og pakken. Ta hensyn til forskjeller i prosessnode og ESD-metodikk med robust sammenkobling mellom beskyttelsesenheter.

Hva kan 3D IC-designløsninger gjøre for deg?

En chiplet er designet med den forståelse at den vil være koblet til andre chipletter i en pakke. Nærhet og kortere sammenkoblingsavstand betyr mindre energiforbruk, men det betyr også å koordinere et større antall variabler som energieffektivitet, båndbredde, areal, ventetid og tonehøyde.

Ofte stilte spørsmål om våre 3D IC-løsninger

Lær mer

La oss snakke!

Nå ut med spørsmål eller kommentarer. Vi er her for å hjelpe!