EDA ØKOSYSTEM

Støperistøtte

Siemens EDA er bevist i den daglige driften i designselskaper og støperier, og støtter fabeløse økosystemer med samarbeid, innovasjon og støpespesifikke prosessflyter som bygges, testes og sertifiseres.

Nyhetsrom

Støperi-nyheter

Pressemelding

Samarbeid med TSMC for å fremme AI

Siemens kunngjorde i dag videreføring av samarbeidet med TSMC for å drive innovasjon innen AI-drevet automatisering og avansert halvlederdesignaktivering.

Pressemelding

Siemens & GlobalFoundries: AI for halvlederforsyning

Siemens og GlobalFoundries samarbeider for å distribuere AI-drevet produksjon, forbedre halvlederytelse, effektivitet og sikkerhet for kritisk infrastruktur og avanserte bransjer.

Et nærbilde av en silisiumskive som behandles av en maskin. En metallisk arm med et sylindrisk verktøy i enden er plassert over skiven, og kommer i kontakt med en av firkantene, noe som antyder en produksjons- eller testprosess.

Pressemelding

Siemens & TSMC: Akselererende 3D IC- og AI-kretsdesign

Siemens & TSMC: Akselererer 3D IC & AI-brikkedesign med nye sertifiseringer og samarbeid for avanserte prosessteknologier, slik at gjensidige kunder kan innovere raskere med AI, 3D IC og avanserte emballasjeløsninger.

Støperiarrangementer

Live-begivenhet

Samsung SAFE Forum Korea 2026

Utforsk Siemens EDAs ende-til-ende-portefølje — fra Calibre og Tessent til 3D IC- og systemløsninger — og finn ut hvordan du kan håndtere avansert nodedesign, verifisering, test og emballasjeutfordringer.

1. juli 2026

Seoul, Korea

Siemens EDA

TSMC OIP Ecosystemforum 2026

Live-begivenhet

Bli med Siemens EDA for å lære hvordan vi samarbeider med TSMC og gjensidige kunder for å utvikle innovativ EDA-teknologi.

Høst 2026

Santa Clara, CA USA

Støperiøkosystemsamarbeid

Siemens EDA-verktøy er bevist ved halvlederstøperier over hele verden. Samarbeid med store støperier sikrer den tidligste tilgangen til verktøyene som trengs for avanserte produksjonsprosesser, samt funksjonaliteten og ytelsen som kreves for fortsatt suksess ved etablerte prosessnoder.

Intel Foundry tilbyr et bredt spekter av produksjonstjenester for å møte dine unike produktbehov, fra maskegenerering til wafer-produksjon til bransjeledende sorterings- og testfunksjoner. Intels avanserte emballasjeteknikker tillater integrering av forskjellige databehandlingsmotorer på tvers av flere prosessteknologier med ytelsesparametere som ligner på en enkelt matrise, men med et plattformsomfang som langt overstiger grensen for stansestørrelse for enkeltdyse-integrasjon. Som en global leder innen forskning og utvikling (FoU) og produksjon, søker Intel kontinuerlig å optimalisere og levere bransjeledende plattformløsninger med kundene våre for alle eksisterende og utviklende markedssegment.

Intel støperi

Intel Foundry Accelerator - EDA Alliance er forpliktet til å etablere et økosystem for design og fabrikasjon av neste generasjons system-on-chip (SoC) produsert på Intel Foundry ledende prosessteknologier. Initiativet fremmer samarbeid mellom Intel Foundry og dets økosystempartnere, med fokus på å redusere risiko og takle designbarrierer samtidig som tiden til markedet akselereres for gjensidige kunders produkter. Som en del av alliansen vil Siemens EDA samarbeide tett med Intel Foundry for å optimalisere sine beste IC-designverktøy, flyter og metoder for Intels prosesser i verdensklasse.

Intel støperiakselerator - EDA Alliance

Intel Foundry dekningstabell

Siemens EDA IC-portefølje	Prototyping/Design	Fysisk verifisering	Dobbel/Multi-mønstring	Mønstertilpasning	LVS	Parasittisk ekstraksjon	Termisk analyse	PERC	Smart fylling	Kretssimulering
14 Angstrom-klasse (14A)		✔	Utført av Foundry		✔	CCI til StarRC		✔	✔	✔
18 Angstrom-klasse (18A)		✔	Utført av Foundry		✔	CCI til StarRC*		✔	✔	✔
7 nm (Intel3)		✔	Utført av Foundry	✔	✔	CCI til StarRC		✔		✔
16 nm (Intel16)		✔			✔	CCI til StarRC		✔	✔	✔
EMIB	✔	✔			✔	✔	✔	✔
EMIB-T	✔	✔			✔	✔	✔	✔

✔: sertifisert (fra juli 2026)

[*]: xACT ble aktivert for parasittisk ekstraksjon på Intel Foundry 18A prosessnode, men ikke utgitt til eksterne kunder.

Innebygd flerdie-sammenkoblingsbro (EMIB)

Den innebygde multi-die-sammenkoblingsbroen (EMIB) er et lite stykke silisium som er innebygd i et organisk pakkesubstrathulrom. Det gir en høyhastighets grensesnittbane med høy båndbredde fra die til die. Siemens tilbyr en sertifisert designflyt fra samdesign av stanse/pakker, funksjonell verifisering, fysisk layout, termisk, SI/PI/EMIR-analyse og monteringsverifisering.

Taiwan Semiconductor Manufacturing Company (TSMC) var banebrytende for forretningsmodellen for ren støperi. Ved å velge å ikke designe, produsere eller markedsføre noen halvlederprodukter under eget navn, har nøkkelen til TSMCs suksess alltid vært å fokusere på kundenes suksess. TSMC-produserte halvledere betjener en global kundebase som er stor og mangfoldig, med et bredt spekter av applikasjoner som brukes i en rekke sluttmarkeder, inkludert smarttelefoner, høyytelsesdatabehandling, tingenes internett (IoT), bilindustri og digital forbrukerelektronikk.

TSMC

TSMC EDA Alliance reduserer designbarrierer for kundeadopsjon av TSMC-prosessteknologier. Som EDA Alliance-partner jobber Siemens EDA tett med TSMCs designteknologiteam for å møte gjensidige kundedesignbehov gjennom aktivering av nye EDA-verktøyfunksjoner som samsvarer med TSMC avansert veikart for prosessutvikling, samt implementering av TSMCs designmetodikk i referansestrømmer. Gjennom dette samarbeidet gjør TSMC og Siemens EDA det mulig for gjensidige kunder å bedre nå sitt PPA-mål på kortere tid.

TSMC EDA Alliance

TSMC dekningstabell

Siemens EDA IC-portefølje

Prototyping/Design

Fysisk verifisering

Dobbel/Multi-mønstring

Mønstertilpasning

LVS

Parasittisk ekstraksjon

PERC

Strømintegritet og EM

Fylle¹

Custom Design

Sted og rute

Kretssimulering

14 Angstrom-klasse (A14)

✔

VISP

✔

VISP

✔

16 Angstrom-klasse (A16)

✔

2 nm

✔

✔ ²

✔

✔ [3]

✔

3 nm

✔

✔ ²

✔

4 nm

✔

5 nm

✔

7 nm/6 nm

✔

VISP

✔

16 nm/12 nm

✔

28 nm/22 nm

✔

45 nm/40 nm

✔

65 nm/55 nm

✔

●

✔

90 nm

✔

●

✔

0,13um/0,11um

✔

●

✔

> = 0,18um

✔

●

✔

Info_OS

✔

Info_pop

✔

✔: sertifisert; WIP: arbeid pågår (fra juli 2026)

[1]: Calibre SmartFill er POR (Plan of Record) under 20 nm og Dummy Fill over 20 nm.

[2]: mPower Analog er fullt sertifisert mens mPower Digital-sertifisering pågår for den nyeste prosessderivatvarianten.

[3]: Aprisa 2nm-støtte for den nyeste prosessderivatvarianten er tidlig tilgang fra og med i dag. Jobber for tiden med Tier-1-kunder på N2-produksjonstape.

●: Tekniske filer vil bli levert av Siemens for de prosessnodene som ennå ikke er sertifisert. Ta kontakt med Aprisas produktteam for dine forespørsler.

IC Packaging arbeidsflytsertifisering

Vårt pågående samarbeid med TSMC har vellykket resultert i automatisert arbeidsflytsertifisering for deres iNFO-integrasjonsteknologi som er en del av 3DFabric plattform. For gjensidige kunder tillater denne sertifiseringen utvikling av innovative og svært differensierte sluttprodukter ved hjelp av klassens beste EDA-programvare og bransjeledende avanserte emballasjeintegrasjonsteknologier.

Våre automatiserte Info_OS og Info_pop designarbeidsflyter er Nå sertifisert av TSMC. Disse arbeidsflytene inkluderer Innovator3D IC, HyperLynx DRC, og Calibre nmDRC teknologier.

Integrert fanout (iNFO)

Som definert av TSMC, er iNFO en innovativ plattform for systemintegrasjon på wafer-nivå, med RDL med høy tetthet (Re-Distribution Layer) og TIV (Through InFo Via) for sammenkobling med høy tetthet og ytelse for forskjellige applikasjoner, for eksempel mobil, databehandling med høy ytelse osv.. Info-plattformen tilbyr ulike pakkeskjemaer i 2D og 3D som er optimalisert for spesifikke applikasjoner.

Info_OS utnytter Info-teknologi og har høyere tetthet 2/2µm RDL-linjebredde/plass for å integrere flere avanserte logiske chipletter for 5G-nettverksapplikasjon. Det muliggjør hybridputehøyder på SoC med minimum 40 μm I/O-stigning, minimum 130 μm C4 Cu bump pitch og> 2X retikkelstørrelse InFo på> 65 x 65 mm underlag.

Info_pop, bransjens første viftepakke på 3D-wafer-nivå, har RDL og TIV med høy tetthet for å integrere mobil AP m/DRAM-pakkestabling for mobilapplikasjon. Sammenlignet med FC_pop har Info_pop en tynnere profil og bedre elektriske og termiske ytelser på grunn av ingen organisk substrat og C4-støt.

Chip på wafer på substrat (CowOS)

Integrerer logikk og minne i 3D-målretting, AI og HPC. Innovator3D IC lager, optimaliserer og administrerer en 3D-modell av hele CowOS-enhetsenheten.

Wafer på wafer (WoW)

Innovator3D IC lager, optimaliserer og administrerer en 3D digital tvillingmodell som driver detaljert design og verifisering.

System-på-integrerte brikker (SoIC)

Innovator3D IC optimaliserer og administrerer en 3D digital tvillingmodell som driver design og deretter verifisering med Calibre-teknologier.

Støperistøtte