Siemens lanserte en revolusjonerende portefølje av design- og verifiseringsløsninger kalt Questa One i 2025.
Questa One inkluderer flaggskipsimulatoren kalt Questa One Sim. Det er en ubestridelig markedsleder innen DFT-simuleringer for komplekse multi-die SoC-er som oppnår ytelsesgevinster som er flerfoldige i forhold til konkurransen
Questa One Avery VIP er markedsleder innen verifisering av banebrytende IP-protokoller, og det hjelper også med å redusere behandlingstiden fra verifisering til emulering
Questa One Stimulus Free Verification øker den totale designdekningen ved å bruke matematiske, stimulusfrie analyser for å verifisere komplekse, høyhastighets ASIC- og FPGA-design
Denne pakken gir tilgang til et bredt spekter av applikasjoner, inkludert designoppretting, kravsporing, simulering, strøm, sikkerhet, ekvivalens og feilsøking. Dette inkluderer flaggskipet Questa Prime Sim-app, Lint/CDC-app, HDL Designer, Requirements Tracer, Power Aware Sim, Check Connect, Verify and Inspect App, Visualizer Debug og mer. Til slutt lar denne pakken med produkter også brukere integrere alle dekningsdatabasene sine i VIQ for å se en enhetlig visning av total designverifisering.
Fysisk registeroverføringsnivå (RTL) syntese for avanserte node-design med Oasys-RTL.
FPGA-design og verifisering — en komplett løsning som omfatter HDL-design, simulering, maskinvare/programvare-samverifisering og ledende FPGA-logikk og fysisk syntese.
Tessent silisiumtest — en komplett teknologiledende løsning for testbarhetsanalyse, skanning, grenseskanning og minnetestsyntese og automatisk generering av testmønstre
Systemmodellering - et komplett miljø for å lage og verifisere blandede signal- og flerspråklige systemer, utbredt i luftfart og andre næringer