Co-ontwerp van FPGA/PCB's

Flow-integratie

I/O-optimalisatie is nauw geïntegreerd met de Xpedition Enterprise-ontwerpstroom, die in elke fase van het project toegankelijk is via een tabblad in de schematische ontwerpomgeving van Xpedition. Schematische gegevens, PCB-indeling en FPGA-databases worden gesynchroniseerd via de synchronisatie-assistent. Dit stelt gebruikers in staat om de ontwerpgegevensstroom van het project beter te controleren. Bovendien kunnen schematische gebruikers beslissen wanneer de FPGA-gegevens (nieuw of bijgewerkt) naar het PCB-ontwerp moeten worden overgebracht. Voordat de plaatsing of routering op de printplaat wordt gestart, maakt de I/O-optimizer een vloerplanning mogelijk met behulp van Xpedition-projectgegevens in het plattegrondvenster voor een betere initiële toewijzing. Vervolgens kunnen de resultaten worden geëxporteerd naar de indelingsomgeving van Xpedition. FPGA-onderdelen worden beheerd op het niveau van de projectbibliotheek of op het niveau van de bedrijfsbibliotheek.

Signaalgroepering

Signaalgroepen kunnen eenvoudig worden gemaakt om de signaalcomplexiteit van FPGA's met een hoog aantal pincodes te beheren en het pintoewijzingsproces te versnellen. Elke groep kan de interfaces van bepaalde hardwarefuncties definiëren die later in de FPGA worden geïmplementeerd. Deze groepen kunnen binnen de tool als afzonderlijke HDL-entiteiten worden behandeld. Signaalgroepen kunnen handmatig worden aangemaakt via de GUI of worden geëxtraheerd uit een HDL-bestand (Verilog of VHDL).

Partitionering van de pinnen

Door pinnen in de I/O-banken van de FPGA te groeperen, biedt de optimizer meer flexibiliteit bij de toewijzing van pinnen. De voordelen van pinpartitionering zijn onder meer een betere planning van PCB-verbindingen, aangepaste symboolgeneratie en het minimaliseren van de regels voor het omwisselen van pinnen binnen de groep, wat leidt tot een betere controle over de pinoptimalisatie en een betere netontrafeling. Bovendien kunnen signaalgroepen als één geheel aan een partitie worden toegewezen, waardoor het niet nodig is om signaalgroepen over I/O-banken te verdelen. De GUI maakt het beheren van pinpartities binnen de tool intuïtief en eenvoudig.

Signaal- en pintoewijzingen

Het handmatig toewijzen van honderden HDL-signalen aan FPGA-pinnen, terwijl de regels van de FPGA-leveranciers strikt worden nageleefd, is voor iedereen een uitdaging. Om dit tegen te gaan, biedt de I/O-optimizer gebruikers een intuïtieve GUI boordevol handige functies. Deze variëren van automatische toewijzing, toezicht op signaalstandaarden, toewijzing door middel van eenvoudig slepen en neerzetten, ondersteuning voor bewerkingen op sets van objecten en dynamische filtering. Hiermee is het toewijzen van een signaalpin een eenvoudige handeling. Elke wijziging in de pintoewijzing wordt beheerd via de interne FPGA-stroom en wordt consistent gehouden omdat de optimalisatie zich tussen de FPGA- en PCB-stromen bevindt, waarbij alle wijzigingen die aan beide zijden zijn aangebracht, worden doorgegeven.

Geautomatiseerde generatie van onderdelen en symbolen

De aard van FPGA-apparaten vereist een andere benadering van het proces voor het genereren van symbolen. De FPGA-logica kan tijdens het project verschillende keren veranderen en de symbolen moeten consistent blijven met die wijzigingen. Gebruikers beschikken over een aantal krachtige functies die het maken van symbolen eenvoudig, snel en foutloos maken, terwijl ze toch volledige controle hebben over het proces voor het maken van symbolen. Vergeleken met het handmatig aanmaken van symbolen is de tijd verkort van uren of dagen naar minuten.

Planning van de vloer

Een belangrijke fase van het PCB-ontwerpproces is de plaatsing en oriëntatie van de componenten op de lay-out van het bord zelf. De vloerplanning kan worden gedaan vóór en tijdens het opmaakproces van de printplaten. Ontwerpers hebben het duidelijke voordeel dat ze al in een vroeg stadium van het project wijzigingen kunnen aanbrengen in de FPGA-pintoewijzing.

Ontrafeling van de netlijn

• De toewijzing van signaal-pincodes kan automatisch worden geoptimaliseerd met inachtneming van pinspecifieke regels en beperkingen. Dit maakt een zeer efficiënte ontrafeling van netlijnen mogelijk, wat resulteert in:
• Verminderd aantal lagen
• Minimalisatie van problemen met de signaalintegriteit
• Hogere budgetten voor de timing
• Minimalisatie van de spoorlengte op de printplaat
• Veel snellere routetijd van de FPGA in situ op het bord.

De I/O-optimalisator garandeert een foutloze pinwisseling tijdens het signaaltoewijzingsproces. Het ontrafelen kan gebeuren op basis van de gegevens van de Xpedition of veel eerder tijdens de vloerplanning. Bovendien wordt het volledig ondersteund tussen pinnen, pinontsnappingen, end-of-traces en routedoelen.

FPGA voor meerdere instanties

In de meeste gevallen zal hetzelfde FPGA-apparaat verschillende logische functies hebben die in verschillende projecten worden gedeeld of zelfs binnen één project worden gedeeld. De I/O-optimizer ondersteunt deze situaties volledig en dit gebeurt automatisch tijdens de projectontwikkeling. FPGA's die in het stuklijstrapport met verschillende functionele symbolen worden weergegeven, worden samen met de codes van de leverancier vermeld.

Optimalisatie van meerdere FPGA

Succesvolle optimalisatie van verbindingen tussen twee of meer FPGA-apparaten is bijna onmogelijk uit te voeren zonder deze geavanceerde technologie. Het optimalisatiealgoritme evalueert alle mogelijke verbindingscombinaties om tot de optimale interconnectie te komen, waardoor het aantal netoverschrijvingen als gevolg van de eerste opdracht tot een minimum wordt beperkt, waardoor de voltooiingspercentages van de route hoger zijn. De FPGA I/O-optimalisatie omvat standaard multi-FPGA-optimalisatie.