Tessent DefectSim is een defectsimulator op transistorniveau voor analoge, gemengde signalen (AMS) en niet-gescande digitale circuits. Het meet de dekking van defecten en de tolerantie voor defecten en is perfect voor IC's met een hoog volume en een hoge betrouwbaarheid.
Verbeter de veiligheid, testkwaliteit en -tijd van AMS. Tessent DefectSim vervangt de handmatige beoordeling van de testdekking in AMS-circuits en genereert objectieve gegevens als leidraad voor verbeteringen die nodig zijn om te voldoen aan kwaliteits- en functionele veiligheidsnormen en testdekkingsdoelstellingen.
is gebaseerd op de defectinjectietechnieken op transistorniveau die worden gebruikt in TestKompress Cell-Aware ATPG voor scanbare digitale circuits en is geschikt voor industriële circuitblokken die honderden of duizenden transistors bevatten.
Genereer een samenvatting met een overzicht van de waarschijnlijkheidsgewogen defectdekking, het betrouwbaarheidsinterval en een matrix waarin elk defect wordt vermeld en of het werd gedetecteerd door een falende testlimiet of een digitale uitgang.
Verkort de totale simulatietijd aanzienlijk in vergelijking met het simuleren van productietests en netlijsten met platte indeling in klassieke SPICE op parallelle CPU's.
We evalueerden Tessent DefectSim op verschillende auto-IC's en tot de conclusie kwam dat het een sterk geautomatiseerde en flexibele oplossing is die leidt tot verbeteringen in test- en design-for-test-technieken en waarmee we de defectdekking van analoge tests meetbaar kunnen verbeteren.
Duik in de rol van analoge foutsimulatie van functionele veiligheid in auto's en verken de uitdagingen, toepassingen, voordelen en impact van analoge foutsimulatie op het chipontwerp en de naleving van veiligheidsnormen.
