Een uitgebreid portfolio van VIP-geheugenoplossingen voor I3C- en I2C-systemen die worden gebruikt door systeem-on-chip (SoC) en IP-ontwerpers om te zorgen voor uitgebreide verificatie en naleving van protocollen en timing. Avery Verification IP for Control/Serial Buses implementeert een complete set modellen, protocolcheckers en conformiteitstestsuite in 100% eigen SystemVerilog en UVM.
Te leveren producten
- i3C/I2C/SMBus master- en slave-BFM's
- Compliance testsuite
- Gebruikershandleiding