FPGA-synthese
all
Nauwkeurigheid
Precision Synthesis biedt resultaten van hoge kwaliteit, unieke functies in de sector en integratie in de FPGA-flow van Siemens EDA — de meest uitgebreide FPGA-leveranciersonafhankelijke oplossing in de sector.
FPGA-ontwerp
Is uw FPGA-ontwerpflow klaar voor de nieuwe klasse van ontwerpen gericht op de nieuwste complexe FPGA's? Worstelt u met punthulpmiddelen die niet samenwerken? Lukt het u om uw QoR doelstellingen te halen binnen het gewenste budget? Kunnen uw PCB- en FPGA-teams samenwerken om de algemene systeembeperkingen te bereiken?
De volledige FPGA-ontwerpstroom van Siemens EDA
De FPGA-ontwerpoplossingen van Siemens EDA bieden een geïntegreerd platform voor invoer, synthese, verificatie, gelijkwaardigheidscontrole en PCB-ontwerp van FPGA-ontwerpen dat FPGA-ontwerpen van creatie tot bord versnelt, waarbij wordt voldaan aan de QoF-doelstellingen van het ontwerp en de vereisten voor systeembeperkingen.
Trends en technologie
Nieuwe klasse van FPGA-ontwerpen en -methodologieën
FPGA's worden steeds vaker gebruikt in snel evoluerende marktsegmenten (zoals 5G, ML en AI) en ontwerpen die cruciaal zijn voor de veiligheid en hoge betrouwbaarheid. Deze klasse van ontwerpen vereist het gebruik van nieuwere methodologieën, zoals HLS of SEE-mitigatie. Bovendien vormt het een uitdaging om deze grote ontwerpen te debuggen en te verifiëren.
Veilig en betrouwbaar FPGA-ontwerp
Voor ontwerpen die cruciaal zijn voor de veiligheid biedt Precision Hi-Rel faalveilige mechanismen (detecteren, maskeren, beperken) om de kans te verkleinen dat zachte fouten optreden en zich voortplanten als gevolg van straling, trillingen of andere omgevingsomstandigheden.
C++/SystemC-ontwerp op FPGA's versnellen
Nauwe integratie en een betere schatting van de rekenkundige operator tussen Catapult en de Precision FPGA Synthesis tool zijn van cruciaal belang voor het bereiken van een optimale QoR en een snellere sluitingstijd van het ontwerp voor C++/SystemC-ontwerpen.
Is simulatie op poortniveau te traag?
De integratie tussen FormalPro en de Precision FPGA Synthesis tool zorgt voor een ordes van grootte snellere verificatie van de gesynthetiseerde netlist op gate-niveau ten opzichte van gouden RTL-ontwerpen met complexe DSP en RAM's.
