Ontwerpen op geavanceerde procesknooppunten vereist het beheer van de toenemende complexiteit van de chip, kortere planningen en hogere ontwikkelingskosten. De architectuur van Aprisa waarin details en routes centraal staan, biedt een antwoord op deze uitdagingen met een snellere sluiting van het ontwerp en een beter voorspelbare PPA voor RTL-naar-GDS-stromen.
De digitale implementatie van Aprisa is een RTL-naar-GDS-oplossing die volledige synthese en plaats-en-route-functionaliteit biedt voor hiërarchische ontwerpen op het hoogste niveau en implementatie op blokniveau. Het is een correlatie van de tapeout-kwaliteit met signoff-tools, zowel voor STA-timing als voor DRC, waardoor het ontwerp minder wordt gesloten en zorgt voor optimale prestaties, vermogen en oppervlakte (PPA).
Aprisa biedt volledige ondersteuning van RTL-naar-GDS, inclusief fysiek bewuste RTL-synthese. De architectuur waarin details en routes centraal staan, met een uniform hiërarchisch gegevensmodel en gedeelde basisengines, plus ingebouwde AI-technologieën, zorgen voor een snellere, meer voorspelbare PPA-afsluiting en een snelle verhoging van de productiviteit.
Aprisa biedt volledige functionaliteit voor hiërarchisch ontwerp op topniveau en implementatie op blokniveau voor complexe digitale ontwerpen. De architectuur waarin details en routes centraal staan, het uniforme hiërarchisch gegevensmodel en de gedeelde basismotoren maken een snelle sluiting van het ontwerp en een optimale kwaliteit van de resultaten (QoR) mogelijk.
De gedetailleerde, routecentrische architectuur en het uniforme hiërarchische gegevensmodel van Aprisa maken efficiënte en frequente communicatie mogelijk tussen fysiek bewuste RTL-synthese, plaatsingsoptimalisatie, CTS-optimalisatie en gedetailleerde routering voor betere resultaten, minder iteraties en snellere ontwerpconvergentie.
Aprisa levert kant-en-klare optimale PPA. Dit helpt fysieke ontwerpers om de inspanningen bij elke stap van de RTL-naar-GDS-flow te verminderen en een snellere time-to-market te bereiken.
Aprisa bewaart gedetailleerde routeringsinformatie over de kritieke netten gedurende de hele RTL-naar-GDS-stroom, waardoor het aantal ontwerpiteraties wordt verminderd en het ontwerp sneller wordt afgesloten.
Aprisa AI herdefinieert de digitale implementatie van RTL-naar-GDS door AI naadloos te integreren in de kern van de flow. Automatische ontwerpverkenning, ingebouwde interface in natuurlijke taal en AI Agent-mogelijkheden om de productiviteit te verhogen.
De correlatie van Aprisa met de standaard signoff-tools in de branche zorgt voor een snellere ontwerp-PPA doordat er geen extra beschermingsbanden nodig zijn en het aantal ECO-iteraties wordt verminderd, wat resulteert in een kortere tijd tot sluiting van de ondertekening.
De PowerFirst-modus in Aprisa stelt ontwerpers in staat om eerst het beste vermogen te implementeren en vervolgens te convergeren met de beste prestaties. Deze techniek zorgt voor meer vermogen voor ontwerpen waarbij het vermogen centraal staat, zonder dat dit ten koste gaat van de prestaties.
Of fysieke ontwerpers nu zeer complexe ontwerpen willen implementeren of ze in de kortst mogelijke tijd willen uitwerken, Aprisa werkt meestal kant-en-klaar om de PPA en ontwerpstatistieken te leveren die er het meest toe doen, voor elk digitaal IC-ontwerpproject.
Neem contact op met vragen of opmerkingen. We zijn er om te helpen!
