Skip to main content
Deze pagina wordt weergegeven met behulp van automatische vertaling. In plaats daarvan in het Engels bekijken?

Catapult C++/SystemC Synthesis

Catapult is de toonaangevende HLS-oplossing voor ASIC en FPGA. Ontwerpers ondersteunen C++ en SystemC en werken in de taal van hun voorkeur, waarbij ze hun productiviteit en kwaliteit verbeteren. Met 80% minder codering en simulatiesnelheden die tot 1.000x sneller zijn dan met Verilog. HLS Design and Verification is de voorsprong die u nodig hebt.

BELANGRIJKSTE KENMERKEN

Superieur ontwerp, verificatie en implementatie

Catapult maakt RTL van hoge kwaliteit voor ASIC/FPGA op basis van C++/SystemC in de helft van de tijd van handmatig coderen. Ontwerpruimteverkenning, stroomafwaartse integratie van RTL-synthese, plus raming/optimalisatie van het vermogen maken betere ontwerpen mogelijk. Ontwerpcontrole, codedekking en formeel verlagen de kosten voor RTL-verificatie met wel 80%.

Native tweetalige ondersteuning voor SystemC en C++

C++ of SystemC is een keuze die teams de flexibiliteit geeft om te beslissen wat de meest effectieve methode is voor hun ontwerpopdracht. Of het nu gaat om de superieure simulatie- en verificatiesnelheid van sequentiële C++ met de AC-gegevenstypen (hlslibs.org), of expliciete simuliteitsmodellering met SystemC en MatchLib (met behulp van de AC-types), met Catapult bent u aan het juiste adres.

Product Image Catapult Fam C plus 2

Met de Catapult Flow verdwijnt de RTL-debug letterlijk. Het C-model wordt gevalideerd in zijn omgeving, en van daaruit wordt een RTL gecreëerd die per constructie correct is samengesteld. Dit vermindert de verificatie-inspanningen aanzienlijk.
Giuseppe Bonanno, Senior ingenieur R&D, STMicroelectronics

Training op aanvraag voor katapult

De Catapult High-Level Synthesis (HLS) trainingsbibliotheek op aanvraag bevat een reeks leertrajecten met modules om ingenieurs kennis te laten maken met HLS en verificatie op hoog niveau.

Synthese- en verificatiegroep op hoog niveau

Een groep die de fijne kneepjes van ontwerp en verificatie bespreekt met behulp van Siemens EDA HLS- en HLV-tools. Neem deel aan de discussie over nieuwe onderwerpen, functies, inhoud en technische experts.

HLS Libs

Een gratis en open set bibliotheken geïmplementeerd in standaard C++ voor bitnauwkeurig hardware- en softwareontwerp. Het is een open gemeenschap voor de uitwisseling van kennis en IP voor HLS die kan worden gebruikt om zowel onderzoek als ontwerp te versnellen.

Een pictogram met een blauwe waterdruppel en een witte omtrek van een boek.

Blog over ontwerp en verificatie van HLS

Blog over het ontwerp en de verificatiemethoden en -technieken van de volgende generatie voor synthese op hoog niveau (HLS).

Koptelefoon

Ondersteuning voor katapulten

Bekijk gedetailleerde documentatie, publicaties, bronnen en meer.

EDA-advies

Wij helpen u maximale zakelijke impact te bereiken door complexe technologische en zakelijke uitdagingen aan te pakken met een unieke combinatie van ontwikkelings- en ontwerpervaring en methodologische expertise.